《AlterA FPGACPLD高級篇》高速串行差分接口（HSDI）設計實例
標簽： FPGACPLD AlterA HSDI 高速串行
上傳時間： 2014-12-08
上傳用戶：xjz632
《AlterA FPGACPLD高級篇》LogicLock設計實例
標簽： LogicLock FPGACPLD AlterA 設計實例
上傳時間： 2014-01-07
上傳用戶：zaizaibang
AlterA i2c slave ip核verilog 編寫
標簽： verilog AlterA slave i2c
上傳時間： 2013-12-09
上傳用戶：nanxia
This an exercise in using finite state machines.基于AlterA的DE2開發 平臺，設計一個有限狀態機FSM(finite state machines).
標簽： exercise machines AlterA finite
上傳時間： 2013-12-28
上傳用戶：邶刖
AlterA usb blaster 資料
標簽： blaster AlterA usb
上傳時間： 2013-12-18
上傳用戶：黃華強
分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如AlterA的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。 偶數倍分頻：偶數倍分頻應該是大家都比較熟悉的分頻，通過計數器計數是完全可以實現的。如進行N倍偶數分頻，那么可以通過由待分頻的時鐘觸發計數器計數，當計數器從0計數到N/2-1時，輸出時鐘進行翻轉，并給計數器一個復位信號，使得下一個時鐘從零開始計數。以此循環下去。這種方法可以實現任意的偶數分頻。
標簽： AlterA FPGA PLL 分頻器
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
AlterA公司max2系列開發板原理圖，希望大家喜歡。
標簽： AlterA max2 開發板原理圖
上傳用戶：bcjtao
AlterA公司調試CPLD/FPGA用的USBblaster的制作文檔，很詳細的，已經實踐過，絕對沒有問題
標簽： USBblaster AlterA CPLD FPGA
上傳時間： 2013-12-25
上傳用戶：huannan88
現代通信系統要求通信距離遠、通信容量大、傳輸質量好。作為其關鍵技術之一的調制解調技術一直是人們研究的一 個重要方向。討論和仿真實現了基于FPGA的數字化DPSK調制解調系統。用AlterA公司的FPGA開發平臺Quartus II 3.0實現了一 個對基帶信號的DPSK調制解調系統模型的仿真。
標簽： AlterA FPGA DPSK 現代通信
上傳時間： 2016-06-15
上傳用戶：shawvi
在AlterA公司的EPM570上實現的電機脈沖算法，編碼器反饋技術算法，已實際應用。
標簽： AlterA 570 EPM 電機
上傳用戶：zhaoq123
蟲蟲下載站版權所有 京ICP備2021023401號-1
