The FPGA can realize a more optimized Digital controller in DC/DC Converters when compare to DSPs. In this paper, based on the FPGA platform, The theoretical analysis, characteristics, simulation and design consideration are given. The methods to implement the digital DC/DC Converters have been researched. The function module, state machine of digital DC/DC controller and high resolution DPWM with Sigma- Delta dither has been introduced. They are verified by experiments on a 20 W, 300 KHz non-isolated synchronous buck converters.
標(biāo)簽： Converters controller optimized Digital
上傳時(shí)間： 2013-12-31
上傳用戶：tzl1975
Implementing quadrature modulation and demodulation of analog signals in digital signal processing, using MATLAB
標(biāo)簽： Implementing demodulation quadrature modulation
上傳時(shí)間： 2013-12-20
上傳用戶：gmh1314
common function it work in mpeg algorthem to commprsion aodiu signal in digital aodiu brodcasting
標(biāo)簽： aodiu brodcasting commprsion algorthem
上傳時(shí)間： 2017-09-07
上傳用戶：aig85
It has the solution to the textbook "Analog integrated Circuit design" by Ken martin and David Jones.
標(biāo)簽： integrated the solution textbook
上傳時(shí)間： 2017-09-11
上傳用戶：561596
Solution to Analog assignments.
標(biāo)簽： assignments Solution Analog to
上傳時(shí)間： 2014-01-07
上傳用戶：lanwei
Solution to Analog questions.
標(biāo)簽： questions Solution Analog to
上傳時(shí)間： 2013-12-19
上傳用戶：笨小孩
Simple 0 to 6 MHz DDS VFO using Analog Devices AD9832
標(biāo)簽： Devices Simple Analog using
上傳時(shí)間： 2014-01-16
上傳用戶：lhc9102
原版英文PDF電子書免費(fèi)下載：Digital Integrated Circuit Design From VLSI Architectures to CMOS Fabrication，891頁(yè) 本書從架構(gòu)和算法講起，介紹了功能驗(yàn)證、vhdl建模、同步電路設(shè)計(jì)、異步數(shù)據(jù)獲取、能耗與散熱、信號(hào)完整性、物理設(shè)計(jì)、設(shè)計(jì)驗(yàn)證等必備技術(shù)，還講解了vlsi經(jīng)濟(jì)運(yùn)作與項(xiàng)目管理，并簡(jiǎn)單闡釋了cmos技術(shù)的基礎(chǔ)知識(shí)，全面涵蓋了數(shù)字集成電路的整個(gè)設(shè)計(jì)開(kāi)發(fā)過(guò)程。 本書既可以作為高等院校微電子、電子技術(shù)等相關(guān)專業(yè)高年級(jí)師生和研究生的參考教材，也可供半導(dǎo)體行業(yè)工程師參考。 現(xiàn)代電子系統(tǒng)日益復(fù)雜，隨著半導(dǎo)體工藝水平的提高，單芯片的集成度和功能得以不斷增強(qiáng)，其設(shè)計(jì)復(fù)雜度和各種風(fēng)險(xiǎn)也隨之變大，甚至影響到投資者對(duì)研發(fā)新的更復(fù)雜系統(tǒng)芯片的信心。但是，為了有效降低便攜式移動(dòng)系統(tǒng)的產(chǎn)品單位成本和能量消耗，同時(shí)為了在產(chǎn)品獨(dú)特性方面有競(jìng)爭(zhēng)力，越來(lái)越多的電子產(chǎn)品仍然必須采用專用芯片解決方案。因此，深入了解數(shù)字集成電路設(shè)計(jì)的基本方法和關(guān)鍵問(wèn)題，并明確開(kāi)發(fā)過(guò)程的各個(gè)實(shí)踐環(huán)節(jié)存在的風(fēng)險(xiǎn)，就變得十分必要。 本書是一本將超大規(guī)模數(shù)字電路基本概念原理與工程實(shí)踐管理相結(jié)合的綜合性教材。作者根據(jù)自己多年的教學(xué)和工程實(shí)踐經(jīng)驗(yàn)，從工程實(shí)踐的關(guān)鍵問(wèn)題出發(fā)，對(duì)超大規(guī)模數(shù)字電路的全部講授內(nèi)容進(jìn)行了一次全新的梳理，形成了清晰的解決思路。在數(shù)字集成電路設(shè)計(jì)的各個(gè)環(huán)節(jié)，作者重點(diǎn)闡述了設(shè)計(jì)研制中必須考慮的關(guān)鍵因素，在豐富經(jīng)驗(yàn)基礎(chǔ)上對(duì)設(shè)計(jì)中常常出現(xiàn)的問(wèn)題進(jìn)行了詳盡的討論，可以幫助研究生和資深工程師完善自身的設(shè)計(jì)經(jīng)驗(yàn)和能力，也可以幫助項(xiàng)目管理者明確各個(gè)環(huán)節(jié)的工作重點(diǎn)，規(guī)避研發(fā)環(huán)節(jié)的風(fēng)險(xiǎn)。 本書和其他數(shù)字集成電路教科書相比，有兩個(gè)突出的特點(diǎn)。第一是自頂向下的組織方式，從算法的架構(gòu)設(shè)計(jì)開(kāi)始，討論了同步設(shè)計(jì)的各種時(shí)鐘技術(shù)、設(shè)計(jì)驗(yàn)證、散熱和封裝問(wèn)題，還討論了VLSI（超大規(guī)模集成電路）經(jīng)濟(jì)學(xué)與項(xiàng)目管理。讀者可以根據(jù)自身需要直接閱讀感興趣的章節(jié)，而不需要很多半導(dǎo)體物理與器件方面的知識(shí)。第二是實(shí)用性。本書用了相當(dāng)多的篇幅討論了工程實(shí)踐的問(wèn)題，例如給出了一個(gè)很好的設(shè)計(jì)數(shù)據(jù)組織方法，還有很多檢查列表與提醒。 在目前的集成電路項(xiàng)目里，大量使用了重用的虛擬元件，通常有十幾個(gè)到幾十個(gè)時(shí)鐘，驗(yàn)證工作量也要占到整個(gè)項(xiàng)目周期和投資的50%~70%，關(guān)于虛擬元件、時(shí)鐘方案、VLSI經(jīng)濟(jì)學(xué)、項(xiàng)目管理、功能驗(yàn)證、設(shè)計(jì)驗(yàn)證等內(nèi)容的討論都可以直接作為實(shí)際項(xiàng)目實(shí)踐的參考。總之，本書的內(nèi)容相當(dāng)全面并有一定深度，基本涵蓋了數(shù)字集成電路設(shè)計(jì)的各個(gè)方面，非常適合用作學(xué)習(xí)數(shù)字集成電路設(shè)計(jì)的高年級(jí)本科生與研究生的教科書，也適合作為正在從事數(shù)字集成電路開(kāi)發(fā)的工程人員的參考書。
標(biāo)簽：
上傳時(shí)間： 2022-06-30
上傳用戶：kristycreasy
My thesis entitled \"fpga digital clock,\" immature, to enlighten
上傳時(shí)間： 2013-08-31
上傳用戶：smallfish
In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All theseproblems are accompanied by an example to have a better idea, and these can be taken care off if thesecoding guidelines are followed. Discussion of all the techniques is beyond the scope of this paper, however,here we try to cover a few of them.
標(biāo)簽： Efficient Verilog Digital Coding
上傳時(shí)間： 2013-11-22
上傳用戶：han_zh
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
