亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Asic

Asic(ApplicationSpecificIntegratedCircuit)即專用集成電路,是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。用CPLD(復雜可編程邏輯器件)和FPGA(現(xiàn)場可編程邏輯門陣列)來進行Asic設(shè)計是最為流行的方式之一,它們的共性是都具有用戶現(xiàn)場可編程特性,都支持邊界掃描技術(shù),但兩者在集成度、速度以及編程方式上具有各自的特點。[1]
  • VHDL語言100例詳解

    VHDL語言100例詳解,北京理工大學Asic研究生出版,這里是21-50個examples

    標簽: VHDL 100 語言

    上傳時間: 2014-01-11

    上傳用戶:tianyi223

  • VHDL語言100例詳解

    VHDL語言100例詳解,北京理工大學Asic研究生出版,這里是51~94個examples

    標簽: VHDL 100 語言

    上傳時間: 2013-12-13

    上傳用戶:wab1981

  • synopsis的有限狀態(tài)機編碼方法的文檔。 針對synopsis的綜合環(huán)境

    synopsis的有限狀態(tài)機編碼方法的文檔。 針對synopsis的綜合環(huán)境,根據(jù)其綜合工具的特點說明安全可靠、速度適合的FSM編碼風格。 FSM coding style under synopsis. Used for verilog or vhdl designer. Good study data for Asic newhand.

    標簽: synopsis 有限狀態(tài)機 文檔 編碼

    上傳時間: 2014-01-09

    上傳用戶:onewq

  • usb的芯片ip core. 用HDL描述

    usb的芯片ip core. 用HDL描述,適合Asic/fpga人員參考或使用。USB ip core for Asic/FPGA designers.

    標簽: core usb HDL 芯片

    上傳時間: 2016-11-15

    上傳用戶:zhangzhenyu

  • 有關(guān)OFDM時域和頻域同步的硬件實現(xiàn)

    有關(guān)OFDM時域和頻域同步的硬件實現(xiàn),在FPGA,DSP和Asic上實現(xiàn),并做了對比。

    標簽: OFDM 時域 同步的 頻域

    上傳時間: 2014-01-03

    上傳用戶:chenbhdt

  • 純組合邏輯構(gòu)成的乘法器雖然工作速度比較快

    純組合邏輯構(gòu)成的乘法器雖然工作速度比較快,但過于占用硬件資源,難以實現(xiàn)寬位乘法器,基于PLD器件外接ROM九九表的乘法器則無法構(gòu)成單片系統(tǒng),也不實用。這里介紹由八位加法器構(gòu)成的以時序邏輯方式設(shè)計的八位乘法器,具有一定的實用價值,而且由FPGA構(gòu)成實驗系統(tǒng)后,可以很容易的用Asic大型集成芯片來完成,性價比高,可操作性強。

    標簽: 組合邏輯 乘法器 比較 速度

    上傳時間: 2017-02-03

    上傳用戶:xzt

  • 基于VHDL的異步串行通信電路設(shè)計 隨著電子技術(shù)的發(fā)展

    基于VHDL的異步串行通信電路設(shè)計 隨著電子技術(shù)的發(fā)展,現(xiàn)場可編程門陣列FPGA和復雜可編程邏輯器件CPLD的出現(xiàn),使得電子系統(tǒng)的設(shè)計者利用與器件相應(yīng)的電子CAD軟件,在實驗室里就可以設(shè)計自己的專用集成電路Asic器件。這種可編程Asic不僅使設(shè)計的產(chǎn)品

    標簽: VHDL 異步串行通信 發(fā)展 電路設(shè)計

    上傳時間: 2014-01-12

    上傳用戶:270189020

  • 本文首先對MCS8051單片機的原理進行介紹和分析;接著介紹使用EDA技術(shù)

    本文首先對MCS8051單片機的原理進行介紹和分析;接著介紹使用EDA技術(shù),用VHDL語言完成了8051單片機的設(shè)計工作;MCS8051單片機的CPU和數(shù)模轉(zhuǎn)換器的設(shè)計運用了算術(shù)邏輯單元ALU算術(shù)運算的算法實現(xiàn)和控制單元的狀態(tài)機;以及數(shù)模轉(zhuǎn)換器的∑-△調(diào)制方法的實現(xiàn)。通過如上的算法實現(xiàn),可以看出VHDL語言在算法級的設(shè)計上具有很多的優(yōu)勢和特點。使用EDA技術(shù)設(shè)計的結(jié)果既可以用FPGA/CPLD來實施驗證,也可以直接做成專用集成電路(Asic)。

    標簽: 8051 MCS EDA 單片機

    上傳時間: 2013-11-27

    上傳用戶:cooran

  • Although some FX1-based devices may use the FX1鈥檚 CPU to process USB data directly (Port I/O Mode),

    Although some FX1-based devices may use the FX1鈥檚 CPU to process USB data directly (Port I/O Mode), most applica- tions use the FX1 simply as a conduit between the USB and external data-processing logic (e.g., an Asic or DSP, or the IDE controller on a hard disk drive).

    標簽: Although directly devices process

    上傳時間: 2014-01-08

    上傳用戶:2467478207

  • In communication systems channel poses an important role. channels can convolve many different kind

    In communication systems channel poses an important role. channels can convolve many different kind of distortions to our information. In perticular wireless channels multipath distortion is sevear. and more sevear is such distortion is random. To handle this, multipath affected channels require Equalizers at receaver end. such equalizer uses different learning Algorithms for identifying channels continuously. This project is VHDL implementation of LMS learning algorithm with pipelined architecture. so this implementation can work with higher data rates with less clock speed requirments and so with less power consumpiton It uses Fixed point arithmatic blocks for filtering so suitable for coustom Asic.

    標簽: communication important different channels

    上傳時間: 2013-12-08

    上傳用戶:litianchu

主站蜘蛛池模板: 桑日县| 咸阳市| 荆州市| 尚义县| 广元市| 绥芬河市| 凌云县| 扎囊县| 麻城市| 紫金县| 裕民县| 河东区| 桦川县| 司法| 玉环县| 湛江市| 界首市| 德惠市| 湘乡市| 芦溪县| 尚义县| 霍邱县| 宜兰县| 青田县| 壤塘县| 冷水江市| 万年县| 富源县| 肇州县| 田阳县| 商洛市| 平谷区| 东乡县| 柘城县| 正安县| 钟祥市| 沾化县| 饶阳县| 仁寿县| 辽阳市| 仁怀市|