基于BWDSP指令Cache的PLRU替換算法研究
通過BWDSP模擬器對目前常用的幾種替換算法和大小不同的指令Cache塊進(jìn)行仿真實(shí)驗(yàn)得出不同缺失率。實(shí)驗(yàn)結(jié)果表明，所提出的PLRU替換算法性能高于LRU、LFU、FIFO替換算法，并使BWDSP整體性...
CACHE技術(shù)資料
?? 資源總數(shù)：130
?? 源代碼：29272
?? CACHE全部資料 (130個(gè))
CACHE實(shí)戰(zhàn)技巧
CACHE對于CPU來說非常重要，它們是處理器和內(nèi)存等數(shù)據(jù)交換的高速緩沖地帶，可以對使用過的數(shù)據(jù)和指令進(jìn)行有選擇的保留，以便以后直接調(diào)用，這樣將大大提高系統(tǒng)的速度。...
計(jì)算機(jī)體系結(jié)構(gòu)中cache實(shí)現(xiàn)原理及解決方案的模擬程序.
計(jì)算機(jī)體系結(jié)構(gòu)中cache實(shí)現(xiàn)原理及解決方案的模擬程序....
cache測試軟件
cache測試軟件，通過該小程序可以了解一些有關(guān)cache工作原理．...
一個(gè)不錯(cuò)的cache
一個(gè)不錯(cuò)的cache，不但能夠?qū)崿F(xiàn)map的所有操作，而卻具有內(nèi)嵌的集群支持能力...
使用LRU方法更新Cache 結(jié)合數(shù)據(jù)結(jié)構(gòu)的相關(guān)知識
使用LRU方法更新Cache 結(jié)合數(shù)據(jù)結(jié)構(gòu)的相關(guān)知識，使用LRU的策略，對一組訪問序列進(jìn)行內(nèi)部的Cache更新 并附實(shí)驗(yàn)報(bào)告...
Arm9指令Cache緩存模塊的verilog代碼
Arm9指令Cache緩存模塊的verilog代碼，對一些做ARM硬件開發(fā)的朋友有參考價(jià)值。...
cache: you will be given a char at will and you should simulate the computer s memory and cache .
cache: you will be given a char at will and you should simulate the computer s memory and cache ....
Blakcfin processor Cache code example
Blakcfin processor Cache code example...
一個(gè)32位微處理器的verilog實(shí)現(xiàn)源代脈,采用5級流水線和cache技術(shù).
一個(gè)32位微處理器的verilog實(shí)現(xiàn)源代脈,采用5級流水線和cache技術(shù)....