近年來智能家居系統(tǒng)飛速發(fā)展，但是大多數(shù)功能欠完善，同時(shí)成本高昂。針對這種情況，介紹了基于RS一485總線網(wǎng)絡(luò)，以嵌人式系統(tǒng)作為主設(shè)備，傳感器接人模塊作為從設(shè)備的智能家居子網(wǎng)系統(tǒng)并給出了總體結(jié)構(gòu)圖和硬件
標(biāo)簽： 485 總線 智能家居系統(tǒng)
上傳時(shí)間： 2013-06-09
上傳用戶：阿四AIR
基于LPC2148ARM7的CAN總線源代碼
標(biāo)簽： CAN
上傳時(shí)間： 2013-07-23
上傳用戶：xinshou123456
針對RS-485 接口收發(fā)電路的特點(diǎn)，討論RS-485 總線在Polling 和CSMA/CD 通信方式中死鎖檢測和解除死鎖的方法。該方法同樣適用于RS-422 接口。
上傳時(shí)間： 2013-04-24
上傳用戶：01010101
CAN總線作為最有前途的現(xiàn)場總線之一，其應(yīng)用范圍已逐漸擴(kuò)展到航空領(lǐng)域，并有望作為次級總線與目前的航空總線互連組網(wǎng)。ARINC429總線則是航空領(lǐng)域比較常用的航空總線之一，很多航空電子設(shè)備都采用此總線。解決好CAN總線與ARINC429總線的互連問題，必將能夠使CAN總線在航空領(lǐng)域得到更廣泛的應(yīng)用。本文的工作就是為解決這一總線互連問題而開發(fā)出總線網(wǎng)關(guān)系統(tǒng)，即CAN-ARINC429網(wǎng)關(guān)。 隨著嵌入式技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)的成本低、體積小、穩(wěn)定性好等眾多優(yōu)點(diǎn)使其應(yīng)用領(lǐng)域越來越廣。本課題將嵌入式技術(shù)應(yīng)用到CAN-ARINC429網(wǎng)關(guān)系統(tǒng)開發(fā)中，采用比較有影響力的嵌入式處理器ARM作為網(wǎng)關(guān)系統(tǒng)的核心，開發(fā)了網(wǎng)關(guān)系統(tǒng)的硬件部分和軟件部分。 本文著重討論了CAN-ARINC429網(wǎng)關(guān)系統(tǒng)設(shè)計(jì)的三大部分：硬件設(shè)計(jì)、控制軟件設(shè)計(jì)和用戶軟件設(shè)計(jì)。硬件設(shè)計(jì)部分完成了CAN和ARINC429的總線數(shù)據(jù)收發(fā)電路設(shè)計(jì)，以及ARM處理器分別與CAN總線控制器和ARINC429總線協(xié)議芯片的接口電路設(shè)計(jì)。控制軟件部分是在Linux平臺(tái)下開發(fā)的，因此本文控制軟件部分首先研究并實(shí)現(xiàn)了Linux平臺(tái)下ARM編譯系統(tǒng)的建立，其后的程序啟動(dòng)代碼和總線數(shù)據(jù)交換設(shè)計(jì)是控制軟件的關(guān)鍵部分，CAN總線和ARINC429總線的數(shù)據(jù)收發(fā)程序設(shè)計(jì)在本文的控制軟件部分中也都有詳細(xì)討論。本文還開發(fā)了基于Windows平臺(tái)的用戶軟件，該用戶軟件是為提高CAN-ARINC429網(wǎng)關(guān)的通用性而設(shè)計(jì)，具有網(wǎng)關(guān)工作方式設(shè)置和功能測試等功能。在給出對CAN-ARINC429網(wǎng)關(guān)的測試報(bào)告后，本文對課題的研究工作進(jìn)行了總結(jié)和展望。
上傳時(shí)間： 2013-04-24
上傳用戶：cccole0605
RS-485 是一種平衡傳送的串行接口標(biāo)準(zhǔn)，比最早的采用非平衡方式傳送的RS-232串行接口標(biāo)準(zhǔn)在電氣指標(biāo)上有了大幅度的提高。由于RS-485 總線通訊距離遠(yuǎn)，抗干擾能力強(qiáng)，結(jié)構(gòu)簡單，可靠性高，廣泛應(yīng)
上傳時(shí)間： 2013-08-04
上傳用戶：新手無憂
基于刪的μC/OS-Ⅱ移植及其CAN總線應(yīng)用研究流體機(jī)械及工程專業(yè)近年來，嵌入式系統(tǒng)受到科學(xué)與工程各個(gè)領(lǐng)域研究者的密切關(guān)注，成為研究的一個(gè)熱點(diǎn)。隨著嵌入式系統(tǒng)的復(fù)雜性不斷增加，嵌入式操作系統(tǒng)成為嵌入式系統(tǒng)中最重要的組成部分。在嵌入式系統(tǒng)中，μC/OS-Ⅱ憑借其結(jié)構(gòu)清晰、源代碼開放和實(shí)時(shí)性好等優(yōu)勢，成了監(jiān)控系統(tǒng)等領(lǐng)域的技術(shù)熱點(diǎn)。嵌入式操作系統(tǒng)μC/OS-Ⅱ與模塊化硬件相結(jié)合，共同構(gòu)成一個(gè)可以重復(fù)利用的軟硬件系統(tǒng)平臺(tái)，不但可以提高開發(fā)效率，還可以提高系統(tǒng)的可靠性和實(shí)時(shí)性，滿足日益復(fù)雜的應(yīng)用需求。 在國內(nèi)監(jiān)控領(lǐng)域中，大多采用了集散式監(jiān)控系統(tǒng)，雖然克服了集中式監(jiān)控系統(tǒng)的缺點(diǎn)，但還存在著效率較低，錯(cuò)誤處理能力不強(qiáng)等缺點(diǎn)。而且設(shè)備的兼容性不好，系統(tǒng)實(shí)時(shí)性、可靠性也不高。采用CAN現(xiàn)場總線可很好的克服上述一些缺點(diǎn)，具有很強(qiáng)的抗干擾能力。CAN總線把所有掛接在總線上的智能設(shè)備聯(lián)接成網(wǎng)絡(luò)，構(gòu)成自動(dòng)化系統(tǒng)，實(shí)現(xiàn)對現(xiàn)場設(shè)備的實(shí)時(shí)監(jiān)控。 基于這些考慮，本文選擇了以IPC2290芯片(內(nèi)部集成了CAN模塊)為微控制器的MagicARM2200教學(xué)實(shí)驗(yàn)開發(fā)板作為學(xué)習(xí)和研究的開發(fā)平臺(tái)，把μC/OS-Ⅱ這個(gè)實(shí)時(shí)微內(nèi)核操作系統(tǒng)嵌入到該芯片中。在深入研究CAN通信模塊特點(diǎn)和驅(qū)動(dòng)的基礎(chǔ)上，把其驅(qū)動(dòng)移植到μC/OS-Ⅱ操作系統(tǒng)中。并在實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ上通過設(shè)計(jì)—個(gè)帶A/D轉(zhuǎn)換的CAN智能模塊來闡述智能模塊軟硬件設(shè)計(jì)方法，這些工作為搭建基于CAN總線的實(shí)際測控系統(tǒng)方案提供了理論基礎(chǔ)。 本文使用的CAN通信方案具有極大的靈活性，能方便和簡潔的運(yùn)用到各種測控系統(tǒng)中。實(shí)驗(yàn)結(jié)果證明了該方案的有效性和正確性，并且具有實(shí)際的應(yīng)用價(jià)值。最后，本文作者在CAN智能模塊的基礎(chǔ)上搭建了基于CAN總線的多相流動(dòng)實(shí)驗(yàn)臺(tái)的測控系統(tǒng)方案。
上傳時(shí)間： 2013-07-16
上傳用戶：cngeek
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設(shè)計(jì)應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗(yàn)證.RS解碼器的設(shè)計(jì)采用無逆BM算法,并利用串行方式來實(shí)現(xiàn),不僅避免了求逆運(yùn)算,而且只需用3個(gè)有限域乘法器就可以實(shí)現(xiàn),大大的降低了硬件實(shí)現(xiàn)的復(fù)雜度,并且因?yàn)樵谟布?shí)現(xiàn)上,采用了3級流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計(jì)中,利用有限域常數(shù)乘法器的特性對編碼電路進(jìn)行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時(shí)間： 2013-08-05
上傳用戶：BOBOniu
由于信道中存在干擾,數(shù)字信號在信道中傳輸?shù)倪^程中會(huì)產(chǎn)生誤碼.為了提高通信質(zhì)量,保證通信的正確性和可靠性,通常采用差錯(cuò)控制的方法來糾正傳輸過程中的錯(cuò)誤.本文的目的就是研究如何通過差錯(cuò)控制的方法以提高通信質(zhì)量,保證傳輸?shù)恼_性和可靠性.重點(diǎn)研究一種信道編解碼的算法和邏輯電路的實(shí)現(xiàn)方法,并在硬件上驗(yàn)證,利用碼流傳輸?shù)臏y試方法,對設(shè)計(jì)進(jìn)行測試.在以上的研究基礎(chǔ)之上,橫向擴(kuò)展和課題相關(guān)問題的研究,包括FPGA實(shí)現(xiàn)和高速硬件電路設(shè)計(jì)等方面的研究. 糾錯(cuò)碼技術(shù)是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯(cuò)碼,在線性分組碼中,它具有最強(qiáng)的糾錯(cuò)能力,既能糾正隨機(jī)錯(cuò)誤,也能糾正突發(fā)錯(cuò)誤.在深空通信,移動(dòng)通信以及數(shù)字視頻廣播等系統(tǒng)中具有廣泛的應(yīng)用,隨著RS編碼和解碼算法的改進(jìn)和相關(guān)的硬件實(shí)現(xiàn)技術(shù)的發(fā)展,RS碼在實(shí)際中的應(yīng)用也將更加廣泛. 在研究中,對所研究的問題進(jìn)行分解,集中精力研究課題中的重點(diǎn)和難點(diǎn),在各個(gè)模塊成功實(shí)現(xiàn)的基礎(chǔ)上,成功的進(jìn)行系統(tǒng)組合,協(xié)調(diào)各個(gè)模塊穩(wěn)定的工作. 在本文中的EDA設(shè)計(jì)中,使用了自頂向下的設(shè)計(jì)方法,編解碼算法每一個(gè)子模塊分開進(jìn)行設(shè)計(jì),最后在頂層進(jìn)行元件例化,正確實(shí)現(xiàn)了編碼和解碼的功能. 本文首先介紹相關(guān)的數(shù)字通信背景；接著提出糾錯(cuò)碼的設(shè)計(jì)方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實(shí)現(xiàn)方法,RTL代碼編寫和邏輯仿真以及時(shí)序仿真,并討論了FPGA設(shè)計(jì)的一般性準(zhǔn)則以及高速數(shù)字電路設(shè)計(jì)的一些常用方法和注意事項(xiàng)；最后設(shè)計(jì)基于FPGA的硬件電路平臺(tái),并利用靜態(tài)和動(dòng)態(tài)的方法對編解碼算法進(jìn)行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進(jìn)行了RTL描述,在Altera公司Cyclone系列FPGA平臺(tái)上面實(shí)現(xiàn)了編碼和解碼算法. 其中,編碼的最高工作頻率達(dá)到158MHz,解碼的最高工作頻率達(dá)到91MHz.在進(jìn)行硬件調(diào)試的時(shí)候,整個(gè)系統(tǒng)工作在30MHz的時(shí)鐘頻率下,通過了硬件上的靜態(tài)測試和動(dòng)態(tài)測試,并能夠正確實(shí)現(xiàn)預(yù)期的糾錯(cuò)功能.
上傳時(shí)間： 2013-07-01
上傳用戶：liaofamous
一種CAN總線開發(fā)板的所有源代碼與原理圖
上傳時(shí)間： 2013-06-10
上傳用戶：mqien
瑞薩的can總線文檔，側(cè)重于協(xié)議描述，值得看看
上傳時(shí)間： 2013-07-07
上傳用戶：gaorxchina
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
