在VTS(Vessel Tramc Services船舶交管系統(tǒng))系統(tǒng)中，雷達(dá)信號(hào)的處理器的能力己成為制約雷達(dá)目標(biāo)錄取、跟蹤處理能力和可靠性以及整個(gè)VTS系統(tǒng)工作的主要因素。隨著區(qū)域性VTS的建立，要求將雷達(dá)信號(hào)以最高的質(zhì)量和最低的代價(jià)遠(yuǎn)距離傳輸，而達(dá)到這一要求的關(guān)鍵技術(shù)環(huán)節(jié)一雷達(dá)信息的壓縮處理也將受到雷達(dá)信號(hào)預(yù)處理系統(tǒng)的影響。 因此，研究更有效的VTS雷達(dá)信號(hào)預(yù)處理系統(tǒng)是一項(xiàng)很有價(jià)值和實(shí)際意義的工作。本文是在前人研究成果的基礎(chǔ)上，面向?qū)嶋H應(yīng)用的需求，主要研究VTS雷達(dá)信號(hào)預(yù)處理算法的設(shè)計(jì)方法和實(shí)現(xiàn)手段，設(shè)計(jì)完成了一個(gè)數(shù)字化的雷達(dá)原始信號(hào)實(shí)時(shí)采集與處理系統(tǒng)。 本設(shè)計(jì)主要包括雷達(dá)信號(hào)的采集、雜波抑制處理以及與DSP芯片的信號(hào)傳輸。在硬件結(jié)構(gòu)上，本設(shè)計(jì)采用FPGA完成信號(hào)的采集、CFAR處理和雷達(dá)信號(hào)檢測(cè)器的設(shè)計(jì)，將大量的以前需要由DSP芯片來(lái)完成的算法移植到FPGA中實(shí)現(xiàn)，大大減輕了DSP芯片的工作壓力，也減小了系統(tǒng)的體積。 在算法研究中，設(shè)計(jì)中重點(diǎn)討論了雜波的抑制方法和目標(biāo)的檢測(cè)方法。本文在研究了大量現(xiàn)有的雷達(dá)信號(hào)雜波抑制及信號(hào)檢測(cè)的算法的基礎(chǔ)上，比較了各種算法的優(yōu)劣，最終選擇了一種適合本次設(shè)計(jì)要求的CFAR算法和雙極點(diǎn)濾波雷達(dá)信號(hào)檢測(cè)器在FPGA中實(shí)現(xiàn)。 論文中對(duì)設(shè)計(jì)中所采用的方法給出了理論分析、試驗(yàn)仿真結(jié)果和試驗(yàn)實(shí)際調(diào)試結(jié)果。通過(guò)本文所述的設(shè)計(jì)和實(shí)驗(yàn)，本文設(shè)計(jì)的雷達(dá)信號(hào)預(yù)處理系統(tǒng)對(duì)雷達(dá)視頻信號(hào)的采集與傳輸都有很好的效果，所選用的雜波處理算法對(duì)雷達(dá)雜波、雨雪雜波和陸地回波都具有較好的抑制作用，能有效地處理雷達(dá)雜波中的尖峰成分，使信噪比得到較大改善。
標(biāo)簽：
雷達(dá)信號(hào)
法的研究
預(yù)處理
上傳時(shí)間：
2013-04-24
上傳用戶(hù)：pei5
