<pre id="wkqyu"></pre> DAC outputs a sine wave 550Hz to DAC0. Rate calculations assume defualt clock of 2.097152MHz 針對(duì)于ADUC848
標(biāo)簽： calculations DAC 2.097152 outputs
上傳時(shí)間： 2015-05-02
上傳用戶：zhuyibin
5 Interrupt Timers & 2 Clock Outputs
標(biāo)簽： Interrupt Outputs Timers Clock
上傳時(shí)間： 2015-05-27
上傳用戶：zxc23456789
linux下的clock()使用例子 一個(gè)很簡(jiǎn)單的例子,可以拿去稍修改
上傳時(shí)間： 2013-12-16
上傳用戶：yxgi5
K3:--- P1.6 K4:--- P1.7 BEEP:--- P3.7 K3 --- 控制按鍵 K4 --- 清零按鍵 開(kāi)機(jī)顯示： SECOND-CLOCK 0 TIME 00:00:00:00 K3 --- 控制按鍵： 第一次按下時(shí),開(kāi)始計(jì)時(shí)。 顯示 BEGIN COUNT 1 TIME 00:00:01:88 第二次按下時(shí),暫停計(jì)時(shí)。 顯示 PAUST COUNT 2 TIME 00:00:01:88 第三次按下時(shí),累計(jì)計(jì)時(shí)。 顯示 BEGIN COUNT 3 TIME 00:08:08:88 第四次按下時(shí),暫停計(jì)時(shí)。 顯示 PAUST COUNT 4 TIME 00:08:08:88 K4 --- 清零按鍵： 在任何狀態(tài)下，按一下K4，均可清零。 顯示 SECOND-CLOCK 0 TIME 00:00:00:00 0,1,2,3,4 表示按下K3鍵的次數(shù)。
標(biāo)簽： SECOND-CLOCK K3 BEEP K4
上傳時(shí)間： 2014-01-14
上傳用戶：515414293
這是編寫(xiě)的一個(gè)操作系統(tǒng)的clock算法。是在vc++環(huán)境下編繹的。
標(biāo)簽： clock vc 編寫(xiě) 操作系統(tǒng)
上傳時(shí)間： 2013-12-24
上傳用戶：hxy200501
c8051f020 實(shí)時(shí)時(shí)鐘模塊程序 內(nèi)含IIC模塊程序/********************** SYSTEM CLOCK 8M********************************/ extern unsigned char xdata currenttime[16]={0} extern unsigned char xdata settime[16]={ 0x00, // control regesiter 1 0x00, // control regesiter 2 0x01, //current second 0x19, //current minute 0x20, //current hour 0x29, //current data 0x04, //current week 0x07, //current month 0x05, //current year 0x00, // alarm value reset 0x00, // alarm value reset 0x00, // alarm value reset 0x00, // alarm value reset 0x00, // clk out disable 0x00, // close timer 0x00, } /*********************************************************************/ extern void Current_Time ( void ) extern void Set_Time ( void )
標(biāo)簽： c8051f020 SYSTEM CLOCK IIC
上傳時(shí)間： 2015-06-30
上傳用戶：edisonfather
clock 源程序c lock 源程序 clock 源程序c lock 源程序
上傳時(shí)間： 2013-12-18
上傳用戶：lgnf
Digital Clock in Assembly 我的一個(gè)大學(xué)滿分VHDL作品，數(shù)字石英鐘的模擬程序。
標(biāo)簽： Assembly Digital Clock VHDL
上傳時(shí)間： 2014-01-25
上傳用戶：hullow
芯片為EM78P153 P64,P65接晶振,振蕩模式為4MHz晶振 看門(mén)狗關(guān),指令周期為2個(gè)CLOCK,P63為復(fù)位腳
上傳時(shí)間： 2015-08-24
上傳用戶：1966640071
My thesis entitled "fpga digital clock," immature, to enlighten
標(biāo)簽： enlighten entitled immature digital
上傳時(shí)間： 2014-01-02
上傳用戶：hxy200501
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<dl id="ukomo"></dl>
