使用cordic實(shí)現(xiàn)動(dòng)態(tài)配置以提高FPGA的整體性能的高效算法具體詳解
一篇關(guān)于使用cordic實(shí)現(xiàn)動(dòng)態(tài)配置以提高FPGA的整體性能的高效算法具體詳解,很實(shí)用哦...
一篇關(guān)于使用cordic實(shí)現(xiàn)動(dòng)態(tài)配置以提高FPGA的整體性能的高效算法具體詳解,很實(shí)用哦...
一篇關(guān)于CORDIC的文章A survey of CORDIC algorithms for FPGA based computers...
采用按時(shí)間抽選的基4原位算法和坐標(biāo)旋轉(zhuǎn)數(shù)字式計(jì)算機(jī)(CORDIC)算法實(shí)現(xiàn)了一個(gè)FFT實(shí)時(shí)譜分析系統(tǒng)。整個(gè)設(shè)計(jì)采用流水線工作方式,保證了系統(tǒng)的速度,避免了瓶勁的出現(xiàn);整個(gè)系統(tǒng)采用FPGA實(shí)現(xiàn),實(shí)驗(yàn)表明,該系統(tǒng)既有DSP器件實(shí)現(xiàn)的靈活性又有專用FFT芯片實(shí)現(xiàn)的高速數(shù)據(jù)吞吐能力,可以廣泛地應(yīng)用于數(shù)字信號(hào)...
為了滿足現(xiàn)代高速通信中頻率快速轉(zhuǎn)換的需求,基于坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算(CORDIC,Coordinate Rotation Digital Computer)算法完成正交直接數(shù)字頻率合成(ODDFS,Orthogonal Direct Digital Frequency Synthesizer)電路設(shè)計(jì)方...
用verilog寫的CORDIC算法實(shí)現(xiàn),很適合做超越函數(shù)的運(yùn)算。通常用于實(shí)現(xiàn)正弦乘法,或者坐標(biāo)變換。...