Fun. We (your authors) wanted a word to describe our ultimate goal for this book, as well as a word we hope you (our reader) will use to describe it, and that’s the one we chose. There are others goals, of course, but in the end, when you’ve finished the book, we’re hoping you’ll have enjoyed the activities described in these pages. Many books use the Introduction to explain exactly what the book is about, what the reader will learn, what the reader needs (a skill or maybe an item or piece of software), and what the reader will be left with when that last page is completed. And this Introduction will do those things, but … hopefully it’ll make you excited to get started.
標簽： Adventures Arduino Station Escape Gemini from
上傳時間： 2020-06-09
上傳用戶：shancjb
The goal of this textbook is to support the teaching of digital and statistical signal processing in higher education. Particular attention is paid to the presentation of the fun- damental theory; key topics are outlined in a comprehensible way, and all areas of the subject are discussed in a fashion that aims at simplification without sacrificing accuracy.
標簽： Statistical Processing Digital Signal and
上傳時間： 2020-06-10
上傳用戶：shancjb
關于FPGA實現的BISS協議通訊，供大家參考，里面有數據采集和CRC校驗
上傳時間： 2020-10-06
上傳用戶：
stm32f103c8t6例程 adc\crc\\io\定時、延時、\usart\按鍵\\\\\\\\\
標簽： 103c f103 stm 103 32f 32 c8 8t t6
上傳時間： 2021-04-06
上傳用戶：rayzk
正點原子推薦，本人實際測試比較合適用來調485通信，特別是帶CRC校驗和自定義協議類的通訊調試。
標簽： 串口調試
上傳時間： 2021-11-13
上傳用戶：
BMS 與儲能 PCS 通信協議（RS485 接口）1.1、協議說明1） 采用RS485通訊接口；2） 標準MODBUS規約；3） 傳輸方式：異步方式；4） 數據傳送速率：9600bit/s，BMS端主動發送，上送間隔500mS；5） 數據傳送格式：起始位1位，數據位8位，停止位1位，無校驗，低字節在前；6） CRC16：從校驗信息字節內容1到信息字節內容14做CRC校驗。
上傳時間： 2022-01-05
上傳用戶：
1. Scope ......................................................................................................................................................................... 12. DDR4 SDRAM Package Pinout and Addressing ....................................................................................................... 22.1 DDR4 SDRAM Row for X4,X8 and X16 ................................................................................................................22.2 DDR4 SDRAM Ball Pitch........................................................................................................................................22.3 DDR4 SDRAM Columns for X4,X8 and X16 ..........................................................................................................22.4 DDR4 SDRAM X4/8 Ballout using MO-207......................................................................................................... 22.5 DDR4 SDRAM X16 Ballout using MO-207.............................................................................................................32.6 Pinout Description ..................................................................................................................................................52.7 DDR4 SDRAM Addressing.....................................................................................................................................73. Functional Description ...............................................................................................................................................83.1 Simplified State Diagram ....................................................................................................................................83.2 Basic Functionality..................................................................................................................................................93.3 RESET and Initialization Procedure .....................................................................................................................103.3.1 Power-up Initialization Sequence .............................................................................................................103.3.2 Reset Initialization with Stable Power ......................................................................................................113.4 Register Definition ................................................................................................................................................123.4.1 Programming the mode registers .............................................................................................................123.5 Mode Register ......................................................................................................................................................134. DDR4 SDRAM Command Description and Operation ............................................................................................. 244.1 Command Truth Table ..........................................................................................................................................244.2 CKE Truth Table ...................................................................................................................................................254.3 Burst Length, Type and Order ..............................................................................................................................264.3.1 BL8 Burst order with CRC Enabled .........................................................................................................264.4 DLL-off Mode & DLL on/off Switching procedure ................................................................................................274.4.1 DLL on/off switching procedure ...............................................................................................................274.4.2 DLL “on” to DLL “off” Procedure ..............................................................................................................274.4.3 DLL “off” to DLL “on” Procedure ..............................................................................................................284.5 DLL-off Mode........................................................................................................................................................294.6 Input Clock Frequency Change ............................................................................................................................304.7 Write Leveling.......................................................................................................................................................314.7.1 DRAM setting for write leveling & DRAM termination function in that mode ............................................324.7.2 Procedure Description .............................................................................................................................334.7.3 Write Leveling Mode Exit .........................................................................................................................34
標簽： DDR4
上傳時間： 2022-01-09
上傳用戶：
產品特性介紹AFE 特性■ 集成硬件過充電保護功能 - 獨立PF管腳輸出低電平■ 集成硬件放電短路保護功能■ 集成平衡開關■ 集成充電器檢測功能■ 集成負載檢測功能■ 集成充放電狀態檢測功能■ 集成小電流喚醒功能■ 集成WatchDog/Reset功能■ 集成Alarm功能■ 集成負端NMOS驅動(放電PWM調控)■ 支持電芯亂序上電■ 2通道溫度采集■ 12-bit VADC電壓采集■ 13-bit ?-? CADC電流采集■ 集成LDO模塊：3.3V/25mA@MAX■ 集成TWI通訊(CRC-8，10KHz~400KHz)■ 低功耗模式 - 正常模式≤70uA@25℃ - PowerDown模式≤1uA@25℃■ 工作電壓 - 8V~50V(VBAT端口)MCU 特性■ 基于8051指令流水線結構的8位單片機 - CPU機器周期：1個振蕩周期■ Flash ROM：64K字節■ RAM：內部256字節，外部2816字節■ 類EEPROM：最大4096字節（代碼選項可選）■ 內部RC振蕩器：24MHz（±1%）/128K（±10%）■ I/O內建上拉電阻（30kΩ）■ 1個16位定時器/計數器T3■ 3個16位PCA0、PCA1、PCA2各含2個比較/捕捉單元■ 3路12位PWM定時器■ SPI接口（主從模式）■ TWI接口（主從模式）■ 內建數字邏輯可配置模塊（LCM）■ 3路增強型UART（3V/5V通訊）（自帶波特率的uart通訊）■ 11通道12位模數轉換器（ADC）■ 內建CRC校驗模塊，校驗空間大小可選■ 看門狗定時器（WDT）■ 預熱計數器■ 中斷源 - 定時器3，PCA0-2，外部中斷1-2，外部中斷4：6輸入 - ADC，EUART，SPI，PWM，SCM，CRC，TWI，LPD■ 低功耗工作模式：空閑模式/掉電模式■ 工作電壓：VDD = 2.7V - 5.5V■ 封裝： - LQFP 64L
上傳時間： 2022-03-24
上傳用戶：qingfengchizhu
隨著手機攝像頭和數碼相機性能的提升，增加攝像頭設備到平臺處理器之間的傳輸帶寬變越來越有必要，傳統的DVP接口已經不能適應現在的科技發展。在這樣的大形勢下MIPI聯盟應運而生，它制定了一個通用的標準來規范高性能移動終端的接口，而它的子協議MIPI CSI-2則完美的解決了攝像頭設備與平臺處理器之間高速通信的難題，提供了一種標準化、強大、可靠、低功耗的傳輸方式。MPI CSI-2接口采用差分信號線，確保了高速數據在傳輸時不易受到外界的干擾，而其采用的ECC編碼和CRC編碼則從一定程度上減少了個別錯誤數據對于整體數據的影響，又由于自身處于MIPI大家族協議之中，它自身也很容易兼容應用MIPI家族協議的其他設備。本文詳細的介紹了MIPI CSI-2協議數字部分RTL的實現，模擬部分的實現，以及后續的測試分析。在設計中RTL的設計、糾錯以及模塊的時序分析在Linux平臺上進行。而模擬部分的實現以及整體的動態測試在FPGA平臺上進行。通過這樣的分工可以更全面的發揮兩個平臺的長處，更具體的來說，在Linux階段的設計時充分的利用了modelsim與verdi配合的優勢，從而更好的設計代碼、分析代碼和測試代碼。而在綜合時又利用Design Compile與Prime time充分的對設計做了資源分析和時序分析，保證了設計的質量。而在FPGA階段設計時，充分的利用了FPGA靈活而且可以動態測試的優勢來驗證模塊的正確性，此外在FPGA上還可以使用商用接收端來接收最后產生的MIPI數據，這樣的驗證方法更權威也更有說服力。在設計方法上，在數字部分的RTL設計中充分的應用了模塊化的思想，不僅實現了協議的要求，而且靈活的適應了MIPI CSI-2協議在實際應用時的一些變通的需求。而在模擬部分的物理層設計中則大膽的做了嘗試和創新，成功的在沒有先例參照的情況下自主設計了FPGA下的物理層部分，并且最后成功的被商用接收端驗證。總的來說在整個設計過程中遇到了阻礙和很多難題，但是經過不懈的努力最終克服了技術上的種種困難，最終也獲得了階段性的成果和自身的技術提高。
上傳時間： 2022-05-30
上傳用戶：kingwide
基于51單片機的modbus-rtu通訊與仿真，通過mcgs與單片機通訊，實現MODBUS功能，主要用于測試CRC校驗。
上傳時間： 2022-06-13
上傳用戶：zhanglei193
