GMSK信號具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動突發(fā)通信系統(tǒng)。根據(jù)GMSK調(diào)制的特點，提出 亍一種以FPGA和CMX589A為硬件裁體的GMSK調(diào)制器的設計方案，并給出了方案的具體實現(xiàn)，包括系統(tǒng)結(jié)構(gòu)、利用CMX589A實現(xiàn)的高斯濾波器、 FPGA實現(xiàn)的調(diào)制指數(shù)為O．5的FM調(diào)制器以及控制器。對系統(tǒng)功能和性能測試結(jié)果表明，指標符合設計要求，工作穩(wěn)定可靠。 關(guān)鍵詞：GMSK；DDS；FM調(diào)制器；FPGAl 引 言 由于GMSK調(diào)制方式具有很好的功率頻譜特性，較優(yōu)的誤碼性能，能夠滿足移動通信環(huán)境下對鄰道干擾的嚴格要求，因此成為GSM、ETS HiperLANl以及GPRS等系統(tǒng)的標準調(diào)制方式。目前GMSK調(diào)制技術(shù)主要有兩種實現(xiàn)方法，一種是利用GMSK ASIC專用芯片來完成，典型的產(chǎn)品如FX589或CMX909配合MC2833或FX019來實現(xiàn)GMSK調(diào)制。這種實現(xiàn)方法的特點是實現(xiàn)簡單、基帶信 號速率可控，但調(diào)制載波頻率固定，沒有可擴展性。另外一種方法是利用軟件無線電思想采用正交調(diào)制的方法在FPGA和DSP平臺上實現(xiàn)。其中又包括兩種實現(xiàn) 手段，一種是采用直接分解將單個脈沖的高斯濾波器響應積分分成暫態(tài)部分和穩(wěn)態(tài)部分，通過累加相位信息來實現(xiàn)；另一種采用頻率軌跡合成，通過采樣把高斯濾波 器矩形脈沖響應基本軌跡存入ROM作為查找表，然后通過FM調(diào)制實現(xiàn)。這種利用軟件無線電思想實現(xiàn)GMSK調(diào)制的方法具有調(diào)制參數(shù)可變的優(yōu)點，但由于軟件 設計中涉及到高斯低通濾波、相位積分和三角函數(shù)運算，所以調(diào)制器參數(shù)更改困難、實現(xiàn)復雜。綜上所述，本文提出一種基于CMX589A和FPGA的GMSK 調(diào)制器設計方案。與傳統(tǒng)實現(xiàn)方法比較具有實現(xiàn)簡單、調(diào)制參數(shù)方便可控和軟件剪裁容易等特點，適合于CDPD、無中心站等多種通信系統(tǒng)，具有重要現(xiàn)實意義。
上傳時間： 2013-10-24
上傳用戶：thesk123
設計了一種由直接數(shù)字頻率合成(DDS)、倍頻鏈構(gòu)成的三次變頻直接頻率合成方案，實現(xiàn)了低相噪捷變頻高分辨率毫米波雷達頻率合成器設計。利用直接頻率合成器的倍頻輸出取代傳統(tǒng)三次變頻毫米波頻率源的鎖相環(huán)(PLL),同時提供線性調(diào)頻(LFM)信號，優(yōu)化DDS和變頻方案的頻率配置關(guān)系。利用FPGA電路進行高速控制，較好地解決了毫米波頻率合成器各技術(shù)指標之間的矛盾。實測結(jié)果表明，采用該方案的毫米波頻率合成器在本振跳頻帶寬為160 MHz時，線性調(diào)頻頻率分辨率可達0.931 Hz，最大頻率轉(zhuǎn)換時間小于2 ?滋s，最大雜散低于-60 dBc，相位噪聲優(yōu)于-90 dBc/Hz。
上傳時間： 2014-01-06
上傳用戶：brain kung
為了研制一種鎖定時間短、相位噪聲低、雜散抑制度高的頻率合成技術(shù)，采用了直接數(shù)字式頻率合成器（DDS）驅(qū)動鎖相環(huán)（PLL）的結(jié)構(gòu)。該頻率合成器綜合了DDS頻率轉(zhuǎn)換速度快、頻率分辨率高和PLL輸出頻帶寬、輸出雜散低的優(yōu)點。基于該結(jié)構(gòu)研制實現(xiàn)了輸出頻率范圍為700～800 MHz的寬帶頻率合成器，實驗結(jié)果表明該頻率合成器掃描模式Δf=1 MHz鎖定時間不超過20 μs，跳頻模式Δf=50 MHz的定時間不超過30 μs，近端雜散抑制度優(yōu)于-50 dBc。
標簽： 軟件無線電 認知引擎 接口 實現(xiàn)方法
上傳時間： 2014-12-28
上傳用戶：assef
設計采用Altera公司CycloneII系列EP2C5Q208作為核心器件，采用直接數(shù)字頻率合成技術(shù)實現(xiàn)了一個頻率、相位可控的基本信號發(fā)生器。該信號發(fā)生器可以產(chǎn)生正弦波、方波、三角波和鋸齒波四種波形。仿真及硬件驗證的結(jié)果表明，該信號發(fā)生器精度高，抗干擾性好，此設計方案具有一定的實用性。
上傳時間： 2013-12-18
上傳用戶：kz_zank
頻率特征測試儀是用來測量電路傳輸特性和阻抗特性的儀器，簡稱掃頻儀。掃頻信號源是掃頻儀的主要功能部件，作用是產(chǎn)生測量用的正弦掃頻信號，其 掃頻范圍可調(diào)，輸出信號幅度等幅。本設計采用DDS（數(shù)字頻率合成技術(shù)）產(chǎn)生掃頻信號，以Xilinx FPGA為控制核心，通過A/D和D/A等接口電路，實現(xiàn)掃頻信號頻率的步進調(diào)整、幅度與相位的測量，創(chuàng)新的使用了計算機軟件作為儀器面板來顯示被測網(wǎng)絡 幅頻特性與相頻特性，并且測試結(jié)果可保存到各種存儲介質(zhì)中。
上傳時間： 2013-11-03
上傳用戶：w50403
。。。
上傳時間： 2013-10-26
上傳用戶：z1191176801
FPGA
上傳時間： 2013-11-24
上傳用戶：plsee
該信號源可輸出正弦波、方波和三角波,輸出信號的頻率以數(shù)控方式調(diào)節(jié),幅度連續(xù)可調(diào)。與傳統(tǒng)信號源相比,該信號源具有波形質(zhì)量好、精度高、設計方案簡潔、易于實現(xiàn)、便于擴展與維護的特點。
上傳時間： 2013-10-17
上傳用戶：asaqq
基于FPGA、PCI9054、SDRAM和DDS設計了用于某遙測信號模擬源的專用板卡。PCI9054實現(xiàn)與上位機的數(shù)據(jù)交互,FPGA實現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過WDM驅(qū)動程序設計及MFC交互界面設計,最終實現(xiàn)了10~200 Mbit·s-1的LVDS數(shù)據(jù)接收及10~50 Mbit·s-1任意速率的LVDS數(shù)據(jù)發(fā)送。
標簽： FPGA LVDS 高速數(shù)據(jù) 通信卡
上傳時間： 2013-12-24
上傳用戶：zhangchu0807
針對傳統(tǒng)集成電路（ASIC）功能固定、升級困難等缺點，利用FPGA實現(xiàn)了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調(diào)的原理和實現(xiàn)方法，推導出一種簡便的引入?仔/4固定相移的實現(xiàn)方法。采用模塊化的設計方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發(fā)板上成功實現(xiàn)了整個系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上傳時間： 2013-11-19
上傳用戶：neu_liyan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
