本系統(tǒng)分電壓測(cè)量和信號(hào)產(chǎn)生輸出兩大部分，電壓測(cè)量部分以模擬電路為主，配合放大模塊、A/D轉(zhuǎn)化模塊、顯示模塊；通過凌陽單片機(jī)進(jìn)行數(shù)據(jù)處理，在誤差允許范圍內(nèi)顯示測(cè)量電壓值。信號(hào)產(chǎn)生以直接數(shù)字式頻率合成器(Direct Digital Frequency Synthesis,簡(jiǎn)稱DDS或DDFS)為核心，經(jīng)過AT89S52對(duì)DDS芯片內(nèi)部進(jìn)行控制，使之輸出標(biāo)準(zhǔn)正弦波形，利用編程實(shí)現(xiàn)頻率預(yù)置、步進(jìn)，達(dá)到電壓輸出頻率的可調(diào)節(jié)步進(jìn)。通過調(diào)試與測(cè)量完成了題目的基本部分和全部發(fā)揮部分的要求并有自己的創(chuàng)新
頻率合成技術(shù)在現(xiàn)代電子技術(shù)中具有重要的地位。在通信、雷達(dá)和導(dǎo)航等設(shè)備中，它可以作為干擾信號(hào)發(fā)生器；在測(cè)試設(shè)備中，可作為標(biāo)準(zhǔn)信號(hào)源，因此頻率合成器被人們稱為許多電子系統(tǒng)的“心臟”。直接數(shù)字頻率合成（DDS——Digital Direct Frequency Synthesis）技術(shù)是一種全新的頻率合成方法，是頻率合成技術(shù)的一次革命。本文主要分析了DDS的基本原理及其輸出頻譜特點(diǎn)，并采用VHDL語言在FPGA上實(shí)現(xiàn)。對(duì)于DDS的輸出頻譜，一個(gè)較大的缺點(diǎn)是：輸出雜散較大。針對(duì)這一缺點(diǎn)本文使用了兩個(gè)方法加以解決。首先是壓縮ROM查找表，
