FFT算法的一種基于FPGA器件的實現(xiàn)，供FPGA—DSP方向人員參考
標簽： FPGA FFT 算法 器件
上傳時間： 2013-08-15
上傳用戶：sardinescn
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設(shè)定開啟時間和關(guān)閉時間，其設(shè)置方便、靈活，廣泛應(yīng)用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標簽： CPLD VHDL 核心 開發(fā)工具
上傳時間： 2013-08-16
上傳用戶：chenjjer
是基于FPGA高速設(shè)計指導(dǎo)的一篇文章，很好的！
標簽： FPGA 高速設(shè)計
上傳用戶：yuyizhixia
一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法，采用全并行加流水結(jié)構(gòu), 可在一個時鐘節(jié)拍內(nèi)完成32 點FFT 運算的功能, 設(shè)計最高運算速度可達11ns
標簽： FPGA FFT 并行 設(shè)計方法
上傳用戶：467368609
6713emiftofpgatopci,這個是完整的一套從6713的emif到fpga的雙口ram，然后主機通過9054到雙口ram，交換數(shù)據(jù)完成
標簽： 6713 emif fpga ram
上傳時間： 2013-08-18
上傳用戶：13215175592
針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實現(xiàn)網(wǎng)絡(luò)接入\r\n
標簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層
上傳用戶：青春給了作業(yè)95
本文介紹了一種新的使用串行通信進行DSP遠程在線編程方法。對設(shè)計中的主要技術(shù)：DSP與PC機的串口通信、Flash編程以及DSP自引導(dǎo)等進行了詳細介紹。結(jié)合TI公司的TMS320VC33處理器，闡述了具體的實現(xiàn)方法
標簽： DSP 串行通信 遠程 編程方法
上傳時間： 2013-08-19
上傳用戶：zhangfx728
一套基于XILIX,SPATAN2,XC2S200 芯片實驗板上的,10個典型VRILOGHDL的FPGA實驗,有幫助,
標簽： VRILOGHDL SPATAN XILIX FPGA
上傳用戶：偷心的海盜
一種基于FPGA實現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開始的計算機硬件系統(tǒng)的設(shè)計與實現(xiàn),大多設(shè)置在自動控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計算機教育。 1966年多處理器平臺FPGA 學(xué)習(xí)目標 (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
標簽： FPGA FFT
上傳時間： 2013-08-20
上傳用戶：linlin
基于CPLD XC95018開發(fā)的一段VHDL代碼，可實現(xiàn)多個8051單片機互相通訊，對多單片機系統(tǒng)的設(shè)計很有參考價值
標簽： 95018 CPLD VHDL XC
上傳用戶：qijian11056
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
