本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作為核心器件構(gòu)成了R-S(255,223)編碼系統(tǒng);利用Quartus II 9.0作為硬件仿真平臺,用硬件描述語言Verilog_HDL實現(xiàn)編程,并且通過JTAG接口與EP3C10連接。R-S(Reed-Solomon)碼是一類糾錯能力很強的特殊的非二進制BCH碼,能應(yīng)對隨機性和突發(fā)性錯誤,廣泛應(yīng)用于各種通信系統(tǒng)中和保密系統(tǒng)中。R-S(255,223)碼能夠檢測32字節(jié)長度和糾錯16字節(jié)長度的連續(xù)數(shù)據(jù)錯誤信息。
1.1 問題產(chǎn)生的環(huán)境1.1.1 軟件環(huán)境1. PC機的系統(tǒng)為Microsoft Window XP Professional版本2002 Service Pack 2;2. Quartus II V7.0軟件,并安裝了MegaCore IP V7.0;3. NiosII IDE 7.0軟件。1.1.2 硬件環(huán)境核心板的芯片是EP2C35F672C8N的MagicSOPC實驗箱的硬件系統(tǒng)。硬件的工作環(huán)境是在普通的環(huán)境下。1.2 問題的現(xiàn)象在使用MagicSOPC實驗箱的光盤例程時,使用Quartus II編譯工程時出現(xiàn)編譯錯誤,錯誤提示信息如圖1.1、圖1.2所示。