FPGA開發(fā)全攻略(下冊) 如何克服 FPGA I/O 引腳分配挑戰(zhàn) 作者：Brian Jackson 產品營銷經理Xilinx, Inc. brian.jackson@xilinx.com 對于需要在 PCB 板上使用大規(guī)模 FPGA 器件的設計人員來說，I/O 引腳分配是必須面對的眾多挑戰(zhàn)之一。 由于眾多原因，許多設計人員發(fā)表為大型 FPGA 器件和高級 BGA 封裝確定 I/O 引腳配置或布局方案越來越困難。 但是組合運用多種智能 I/O 規(guī)劃工具，能夠使引腳分配過程變得更輕松。 在 PCB 上定義 FPGA 器件的 I/O 引腳布局是一項艱巨的設計挑戰(zhàn)，即可能幫助設計快速完成，也有可能造 成設計失敗。 在此過程中必須平衡 FPGA 和 PCB 兩方面的要求，同時還要并行完成兩者的設計。 如果僅僅針 對 PCB 或 FPGA 進行引腳布局優(yōu)化，那么可能在另一方面引起設計問題。 為了解引腳分配所引起的后果，需要以可視化形式顯示出 PCB 布局和 FPGA 物理器件引腳，以及內部 FPGA I/O 點和相關資源。 不幸的是，到今天為止還沒有單個工具或方法能夠同時滿足所有這些協(xié)同設計需求。 然而，可以結合不同的技術和策略來優(yōu)化引腳規(guī)劃流程并積極采用 Xilinx? PinAhead 技術等新協(xié)同設計工 具來發(fā)展出一套有效的引腳分配和布局方法。 賽靈思公司在 ISE? 軟件設計套件 10.1 版中包含了 PinAhead。 賽靈思公司開發(fā)了一種規(guī)則驅動的方法。首先根據(jù) PCB 和 FPGA 設計要求定義一套初始引腳布局，這樣利 用與最終版本非常接近的引腳布局設計小組就可以盡可能早地開始各自的設計流程。 如果在設計流程的后期由 于 PCB 布線或內部 FPGA 性能問題而需要進行調整，在采用這一方法晨這些問題通常也已經局部化了，只需要 在 PCB 或 FPGA 設計中進行很小的設計修改。
標簽：
FPGA開發(fā)全攻略
上傳時間：
2022-03-28
上傳用戶：默默
