亚洲精品无人区,一区三区在线欧 ,中文字幕中文字幕一区三区

FPGA-SOPC

SOPC

用SOPC 做軟核實現(xiàn)LED顯示，對初學(xué)FPGA SOPC 的朋友適用。

標(biāo)簽： SOPC

上傳時間： 2013-04-24

上傳用戶：一棵發(fā)財樹
用SOPC 做軟核實現(xiàn)LED顯示

用SOPC 做軟核實現(xiàn)LED顯示，對初學(xué)FPGA SOPC 的朋友適用。

標(biāo)簽： SOPC LED 軟核

上傳時間： 2017-04-13

上傳用戶：LIKE
作為一個簡明的教程

作為一個簡明的教程，主要宗旨是讓初學(xué)者快速地了解FPGA/SOPC（可編程片上系統(tǒng)）開發(fā)的流程。

標(biāo)簽： 教程

上傳時間： 2014-01-21

上傳用戶：風(fēng)之驕子
電子工程師必備知識,FPGA經(jīng)典教程,SOPC開發(fā)必不可少的應(yīng)用手冊

電子工程師必備知識,FPGA經(jīng)典教程,SOPC開發(fā)必不可少的應(yīng)用手冊

標(biāo)簽： FPGA SOPC 電子工程師教程

上傳時間： 2013-08-16

上傳用戶：a82531317
基于FPGA的數(shù)據(jù)采集系統(tǒng)的SOPC實現(xiàn)

本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉(zhuǎn)換器部分、通訊部分的電路設(shè)計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉(zhuǎn)換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內(nèi)用VHDL語言實現(xiàn)。通過上述設(shè)計實現(xiàn)了“準(zhǔn)單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。所設(shè)計的數(shù)據(jù)采集器可以和結(jié)構(gòu)類似的上位機(jī)通訊，本課題完成了在上位機(jī)中用VHDL語言實現(xiàn)的通信電路模塊。通過上述兩部分工作，將微處理器、數(shù)據(jù)存儲器、程序存儲器等數(shù)字邏輯電路均集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關(guān)量驅(qū)動芯片。FPGA內(nèi)部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數(shù)據(jù)采集器與服務(wù)器構(gòu)成數(shù)據(jù)采集系統(tǒng)。服務(wù)器端軟件用VB開發(fā)，既可以將實時采集的數(shù)據(jù)以數(shù)字方式顯示，也可以用更加直觀的曲線方式顯示。由于數(shù)據(jù)采集器是所有自控類系統(tǒng)所必需的電路模塊，所以一個通用的片上系統(tǒng)設(shè)計可以解決各類系統(tǒng)的應(yīng)用問題，達(dá)到“設(shè)計復(fù)用”(DesignReuse)的目的。采用基于FPGA的SOPC設(shè)計的更加突出的優(yōu)點是不必更換芯片就可以實現(xiàn)設(shè)計的改進(jìn)和升級，同時也可以降低成本和提高可靠性。

標(biāo)簽： FPGA SOPC 數(shù)據(jù)采集系統(tǒng)

上傳時間： 2013-07-12

上傳用戶：a155166
FPGA學(xué)習(xí)的入門資料合輯

這些課件可以作為對FPGA有興趣的人學(xué)習(xí)的入門資料，包含EDA的概述、FPGA結(jié)構(gòu)與配置、VHDL語言、QuartusII軟件、SOPC和NIosII嵌入式處理器設(shè)計、DSP Builder系統(tǒng)設(shè)計工具等內(nèi)容

標(biāo)簽： FPGA

上傳時間： 2013-08-13

上傳用戶：yan2267246
清華大學(xué)Altera FPGA工程師成長手冊（光盤視頻）

　　《Altera FPGA工程師成長手冊》以altera公司的fpga為例，由淺入深，全面、系統(tǒng)地詳細(xì)講述了基于可編程邏輯技術(shù)的設(shè)計方法。《Altera FPGA工程師成長手冊》講解時穿插了大量典型實例，便于讀者理解和演練。另外，為了幫助讀者更好地學(xué)習(xí)，《Altera FPGA工程師成長手冊》提供了配套語音教學(xué)視頻，這些視頻和《Altera FPGA工程師成長手冊》源代碼一起收錄于《Altera FPGA工程師成長手冊》配書光盤中。　　《Altera FPGA工程師成長手冊》涉及面廣，從基本的軟件使用到一般電路設(shè)計，再到nios ⅱ軟核處理器的設(shè)計，幾乎涉及fpga開發(fā)設(shè)計的所有知識。具體內(nèi)容包括：eda開發(fā)概述、altera quartus ii開發(fā)流程、altera quartus ii開發(fā)向?qū)Аhdl語言、基本邏輯電路設(shè)計、宏模塊、lpm函數(shù)應(yīng)用、基于fpga的dsp開發(fā)設(shè)計、sopc系統(tǒng)構(gòu)架、soc系統(tǒng)硬件開發(fā)、sopc系統(tǒng)軟件開發(fā)、nios ii常用外設(shè)、logiclock優(yōu)化技術(shù)等。

標(biāo)簽： Altera FPGA 清華大學(xué) 工程師

上傳時間： 2013-10-29

上傳用戶：思索的小白
基于FPGA的34位串行編碼信號設(shè)計與實現(xiàn)

為實現(xiàn)某專用接口裝置的接口功能檢測，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計了該類型編碼的接收、發(fā)送電路。重點分析了電路各模塊的設(shè)計思路。電路采用SOPC模塊作為中心控制器，設(shè)計簡潔、可靠。試驗表明：該設(shè)計系統(tǒng)運行正常、穩(wěn)定。

標(biāo)簽： FPGA 串行編碼信號設(shè)計

上傳時間： 2013-11-12

上傳用戶：xiaowei314
基于FPGA的DDS IP核設(shè)計方案

以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術(shù)，在一片 FPGA 芯片上實現(xiàn)了整個信號源的硬件開發(fā)平臺，達(dá)到既簡化電路設(shè)計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。

標(biāo)簽： FPGA DDS IP核設(shè)計方案

上傳時間： 2013-11-06

上傳用戶：songkun
基于FPGA 的千兆以太網(wǎng)的設(shè)計

摘要：本文簡要介紹了Xilinx最新的EDK9.1i和ISE9.1i等工具的設(shè)計使用流程，最終在采用65nm工藝級別的Xilinx Virtex-5 開發(fā)板ML505 上同時設(shè)計實現(xiàn)了支持TCP/IP 協(xié)議的10M/100M/1000M 的三態(tài)以太網(wǎng)和千兆光以太網(wǎng)的SOPC 系統(tǒng),并對涉及的關(guān)鍵技術(shù)進(jìn)行了說明。關(guān)鍵詞：FPGA；EDK；SOPC；嵌入式開發(fā)；EMAC；MicroBlaze 本研究采用業(yè)界最新的Xilinx 65ns工藝級別的Virtex-5LXT FPGA 高級開發(fā)平臺，滿足了對于建造具有更高性能、更高密度、更低功耗和更低成本的可編程片上系統(tǒng)的需求。Virtex-5以太網(wǎng)媒體接入控制器(EMAC)模塊提供了專用的以太網(wǎng)功能，它和10/100/1000Base-T外部物理層芯片或RocketIOGTP收發(fā)器、SelectIO技術(shù)相結(jié)合，能夠分別實現(xiàn)10M/100M/1000M的三態(tài)以太網(wǎng)和千兆光以太網(wǎng)的SOPC 系統(tǒng)。

標(biāo)簽： FPGA 千兆以太網(wǎng)

上傳時間： 2013-10-14

上傳用戶：sun_pro12580