cy68013的從FiFO方式的通信源代碼
標(biāo)簽： 68013 FiFO cy 方式
上傳時間： 2017-01-07
上傳用戶：saharawalker
任意時鐘配比的異步FiFO.含有synplify ip庫中的雙端口ram。用于處理多時鐘域問題。
標(biāo)簽： synplify FiFO ram 時鐘
上傳時間： 2014-12-04
上傳用戶：天涯
用VERILOG寫的FiFO程序，可以直接引用經(jīng)本人測試
標(biāo)簽： VERILOG FiFO 程序
上傳時間： 2017-01-15
上傳用戶：1427796291
一個FiFO源代碼，基于Altera FPGA
標(biāo)簽： FiFO 源代碼
上傳時間： 2014-01-24
上傳用戶：王者A
用于cy7c68013與fpga的從FiFO通訊.版本1.7
標(biāo)簽： c68013 68013 FiFO fpga
上傳時間： 2014-01-25
上傳用戶：PresidentHuang
一個操作系統(tǒng)試驗 虛擬存儲器頁面轉(zhuǎn)換FiFO算法模擬實現(xiàn)
標(biāo)簽： FiFO 操作系統(tǒng) 虛擬存儲器 算法
上傳時間： 2013-12-20
上傳用戶：邶刖
基于Xilinx Vertex2的可綜合的2048x10位的讀寫可控制FiFO模塊源代碼，深度可控
標(biāo)簽： Vertex2 2048x10 Xilinx FiFO
上傳時間： 2017-01-17
上傳用戶：我們的船長
課程設(shè)計報告_先進(jìn)先出(FiFO)頁面置換算法 里面全齊，不過是DOS的界面，希望對大家有些幫助
標(biāo)簽： FiFO 報告 頁 算法
上傳時間： 2017-01-20
上傳用戶：小儒尼尼奧
使用Verilog硬件描述語言完成了一個異步FiFO的設(shè)計，供相關(guān)硬件開發(fā)人員參考。
標(biāo)簽： Verilog FiFO 硬件描述語言
上傳時間： 2013-12-31
上傳用戶：a673761058
RS(204,188)譯碼器的設(shè)計 異步FiFO設(shè)計 偽隨即序列應(yīng)用設(shè)計 CORDIC數(shù)字計算機(jī)的設(shè)計 CIC的設(shè)計 除法器的設(shè)計 加羅華域的乘法器設(shè)計
標(biāo)簽： CORDIC FiFO 204 188
上傳時間： 2017-01-24
上傳用戶：縹緲
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
