USB 到 UART 協(xié)議轉換程序 [簡易的 - 少量的FiFO] 目標 MCU :AT90S2313-10
標簽： UART FiFO 2313 USB
上傳時間： 2014-01-25
上傳用戶：hwl453472107
FiFO yibu de v daima
標簽： daima FiFO yibu de
上傳時間： 2013-12-19
上傳用戶：wl9454
通過一個主時鐘信號完成異步FiFO讀寫時鐘信號的產生。編譯通過實現(xiàn)功能。
標簽： FiFO 主時鐘 信號 讀寫
上傳時間： 2017-03-29
上傳用戶：cylnpy
The application note covers the various domains of the FiFO architecture, improving data rate using the multiple buffering scheme, using the part in port I/O, slave FiFO or the GPIF
標簽： architecture application improving the
上傳時間： 2017-04-03
上傳用戶：變形金剛
simulation FiFO protocol
標簽： simulation protocol FiFO
上傳時間： 2017-04-06
上傳用戶：13517191407
使用Verilog編寫的同步FiFO，可通過設置程序中的DEPTH設置FiFO的深度，FiFO_WRITE_CLOCK上升沿向FiFO中寫入數(shù)據(jù)， FiFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序對FiFO上層操作簡單實用。
標簽： Verilog FiFO 編寫
上傳時間： 2017-04-08
上傳用戶：離殤
FiFO的設計，是關于異步的，不錯的硬件描述，建議大家好好看看
標簽： FiFO
上傳用戶：磊子226
VC5416 對USB寄存器的讀／寫、配置； VC5416 對 USB的 FiFO 的操作； VC5416 對 USB的 setup 包的操作； VC5416 對 USB的 Endpointo 的操作；
標簽： 5416 USB VC Endpointo
上傳用戶：wsf950131
fpga從FiFO讀數(shù)據(jù)并上傳到雙口ram中。
標簽： fpga FiFO ram 數(shù)據(jù)
上傳時間： 2017-04-09
上傳用戶：evil
實現(xiàn)FiFO的基本功能。使用Verilog能夠實現(xiàn)的同步數(shù)據(jù)先入先出功能，簡單易懂，并帶有相應的測試文件
標簽： Verilog FiFO 數(shù)據(jù)
上傳時間： 2013-12-10
上傳用戶：陽光少年2016
蟲蟲下載站版權所有 京ICP備2021023401號-1
