最新的HDMI I.3（高清晰度多媒體接口1.3）標準把以前的HDMI 1.0 - 1.2標準所規定的數據傳送速度提高了一倍，每對差動信號線的速度達到3.4 Gbps。由于數據傳送速度這么高，要求電路板的電容小，確保信號的素質很好，這給電路板的設計帶來了新的挑戰。在解決這個問題，實現可靠的靜電放電（ESD）保護時，這點尤其重要。在HDMI系統設計中增加ESD保護時，如果選用合適的辦法，就可以把問題簡化。泰科電子的ESD和過電流保護參考設計，符合3.4 GHz的HDMI 1.3規范，達到IEC 61000-4-2關于ESD保護的要求，并且可以優化電路板的空間，所有這些可以幫助設計人員減少風險。本文探討在HDMI 1.3系統中設計ESD保護的要求和容易犯的錯誤。 概述 在高清晰度視頻系統中增加ESD保護，提出了許多復雜而且令人為難的問題，這會增加成本，會延長產品上市的時間。人們在選擇ESD保護方案時，往往是根據解決這個問題的辦法實現起來是否容易。不過，最簡單的辦法也許不可能提供充分的ESD保護，或者在電路板上占用的空間不能讓人最滿意。有些時候，在開始時看上去是解決ESD保護問題的最好辦法，到了后來，會發現需要使用多種電路板材來保證時基信號達到要求。在實現一個充分的靜電放電保護時，往往需要在尺寸、靜電放電保護的性能以及實現起來是否容易這幾方面進行折衷。一直到現在仍然是這樣。
上傳時間： 2013-10-22
上傳用戶：18602424091
100-Gb光傳送網（OTN）復用轉發器 a. 提供連續數據范圍在600 Mbps到14.1 Gbps之間的串行收發器，通過使用方便的部分重新配置功能支持多標準客戶側接口； b. 44個獨立發送時鐘域，提高了時鐘靈活性； c. 收發器集成電信號散射補償（EDC）功能，可直接驅動光模塊（SFP+、SFP、QSFP、CFP）； d. 支持下一代光接口的28-Gbps收發器； e. 替代外部壓控晶體振蕩器（VCXO）的高級fPLL。
上傳時間： 2013-11-19
上傳用戶：zhyiroy
本白皮書介紹 Stratix V FPGA 是怎樣幫助用戶提高帶寬同時保持其成本和功耗預算不變。在工藝方法基礎上，Altera 利用 FPGA 創新技術超越了摩爾定律，滿足更大的帶寬要求，以及成本和功耗預算。Altera Stratix ® V FPGA 通過 28-Gbps 高功效收發器突破了帶寬限制，支持用戶使用嵌入式 HardCopy ®模塊將更多的設計集成到單片FPGA中，部分重新配置功能還提高了靈活性。
上傳時間： 2013-10-30
上傳用戶：luke5347
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
100-Gb光傳送網（OTN）復用轉發器 a. 提供連續數據范圍在600 Mbps到14.1 Gbps之間的串行收發器，通過使用方便的部分重新配置功能支持多標準客戶側接口； b. 44個獨立發送時鐘域，提高了時鐘靈活性； c. 收發器集成電信號散射補償（EDC）功能，可直接驅動光模塊（SFP+、SFP、QSFP、CFP）； d. 支持下一代光接口的28-Gbps收發器； e. 替代外部壓控晶體振蕩器（VCXO）的高級fPLL。
上傳時間： 2013-11-10
上傳用戶：pzw421125
本白皮書介紹 Stratix V FPGA 是怎樣幫助用戶提高帶寬同時保持其成本和功耗預算不變。在工藝方法基礎上，Altera 利用 FPGA 創新技術超越了摩爾定律，滿足更大的帶寬要求，以及成本和功耗預算。Altera Stratix ® V FPGA 通過 28-Gbps 高功效收發器突破了帶寬限制，支持用戶使用嵌入式 HardCopy ®模塊將更多的設計集成到單片FPGA中，部分重新配置功能還提高了靈活性。
上傳時間： 2013-10-08
上傳用戶：壞天使kk
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
最新的HDMI I.3（高清晰度多媒體接口1.3）標準把以前的HDMI 1.0 - 1.2標準所規定的數據傳送速度提高了一倍，每對差動信號線的速度達到3.4 Gbps。由于數據傳送速度這么高，要求電路板的電容小，確保信號的素質很好，這給電路板的設計帶來了新的挑戰。在解決這個問題，實現可靠的靜電放電（ESD）保護時，這點尤其重要。在HDMI系統設計中增加ESD保護時，如果選用合適的辦法，就可以把問題簡化。泰科電子的ESD和過電流保護參考設計，符合3.4 GHz的HDMI 1.3規范，達到IEC 61000-4-2關于ESD保護的要求，并且可以優化電路板的空間，所有這些可以幫助設計人員減少風險。本文探討在HDMI 1.3系統中設計ESD保護的要求和容易犯的錯誤。 概述 在高清晰度視頻系統中增加ESD保護，提出了許多復雜而且令人為難的問題，這會增加成本，會延長產品上市的時間。人們在選擇ESD保護方案時，往往是根據解決這個問題的辦法實現起來是否容易。不過，最簡單的辦法也許不可能提供充分的ESD保護，或者在電路板上占用的空間不能讓人最滿意。有些時候，在開始時看上去是解決ESD保護問題的最好辦法，到了后來，會發現需要使用多種電路板材來保證時基信號達到要求。在實現一個充分的靜電放電保護時，往往需要在尺寸、靜電放電保護的性能以及實現起來是否容易這幾方面進行折衷。一直到現在仍然是這樣。
上傳時間： 2015-01-02
上傳用戶：zhuimenghuadie
pcie基本概念及其工作原理介紹：PCI Express®（或稱PCIe®），是一項高性能、高帶寬，此標準由互連外圍設備專業組（PCI-SIG）制 訂，用于替代PCI、PCI Extended (PCI-X)等基于總線的通訊體系架構以及圖形加速端口（AGP）。 轉向PCIe主要是為了實現顯著增強系統吞吐量、擴容性和靈活性的目標，同時還要降低制造成本，而這 些都是基于總線的傳統互連標準所達不到的。PCI Express標準在設計時著眼于未來，并且能夠繼續演 進，從而為系統提供更大的吞吐量。第一代PCIe規定的吞吐量是每秒2.5千兆比特（Gbps），第二代規 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0標準已經支持8.0 Gbps的吞吐量。在PCIe標準繼續充分利 用最新技術來提供不斷加大的吞吐量的同時，采用分層協議也便于PCI向PCIe的演進，并保持了與現有 PCI應用的驅動程序軟件兼容性。 雖然最初的目標是計算機擴展卡以及圖形卡，但PCIe目前也廣泛適用于涵蓋更廣的應用門類，包括網絡 組建、通信、存儲、工業電子設備和消費類電子產品。 本白皮書的目的在于幫助讀者進一步了解PCI Express以及成功PCIe成功應用。 PCI Express基本工作原理 拓撲結構 本節介紹了PCIe協議的基本工作原理以及當今系統中實現和支持PCIe協議所需要的各個組成部分。本節 的目標在于提供PCIe的相關工作知識，并未涉及到PCIe協議的具體復雜性。 PCIe的優勢就在于降低了復雜度所帶來的成本。PCIe屬于一種基于數據包的串行連接協議，它的復雜度 估計在PCI并行總線的10倍以上。之所以有這樣的復雜度，部分是由于對以千兆級的速度進行并行至串 行的數據轉換的需要，部分是由于向基于數據包實現方案的轉移。 PCIe保留了PCI的基本載入-存儲體系架構，包括支持以前由PCI-X標準加入的分割事務處理特性。此 外，PCIe引入了一系列低階消息傳遞基元來管理鏈路（例如鏈路級流量控制），以仿真傳統并行總線的 邊帶信號，并用于提供更高水平的健壯性和功能性。此規格定義了許多既支持當今需要又支持未來擴展 的特性，同時還保持了與PCI軟件驅動程序的兼容性。PCI Express的先進特性包括：自主功率管理； 先進錯誤報告；通過端對端循環冗余校驗（ECRC）實現的端對端可靠性，支持熱插拔；以及服務質量（QoS）流量分級。
上傳時間： 2013-11-29
上傳用戶：zw380105939
Fourth Generation (4G) wireless communication systems aim to allow peak data rates in the range of 1 Gbps for nomadic access and 100 Mbps for vehicular mobil- ity. 4G aims to support current and emergent multimedia services, such as mobile TV, social networks and gaming, high-definition television and video telecon- ference, multimedia messaging service, using the All-over IP concept and with improved quality of service.
標簽： Transmission Techniques Systems for 4G
上傳時間： 2020-06-01
上傳用戶：shancjb
