FPGA_ASIC-基于FPGA的AES加密算法的高速實(shí)現(xiàn)概述
該文檔為FPGA_ASIC-基于FPGA的AES加密算法的高速實(shí)現(xiàn)概述文檔,是一份很不錯(cuò)的參考資料,具有較高參考價(jià)值,感興趣的可以下載看看………………...
該文檔為FPGA_ASIC-基于FPGA的AES加密算法的高速實(shí)現(xiàn)概述文檔,是一份很不錯(cuò)的參考資料,具有較高參考價(jià)值,感興趣的可以下載看看………………...
藍(lán)牙BLE之AES加密通信數(shù)據(jù) ...
AES加密算法的硬件實(shí)現(xiàn),硬件語(yǔ)言為verilog...
本文以星載圖像數(shù)據(jù)的壓縮與加密為背景,對(duì)CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法做了深入研究。文章的主要工作包括: (1)實(shí)現(xiàn)了CCSDS圖像壓縮算法的C程序,并且與SPIHT算法和JPEG2000算法在星載圖像壓縮領(lǐng)域做了簡(jiǎn)單的對(duì)比; (2)對(duì)原始CCSDS圖像壓縮算法進(jìn)行了改進(jìn)。實(shí)驗(yàn)結(jié)果表明,...
為了在數(shù)據(jù)加密工程中推進(jìn)一步推廣AES標(biāo)準(zhǔn),提高用AES標(biāo)準(zhǔn)加密數(shù)據(jù)的效率、安全性和靈活性,節(jié)省數(shù)據(jù)加密的軟硬件資源,本論文用邏輯代數(shù)、二進(jìn)制數(shù)、模2四則運(yùn)算知識(shí)和GF域的四則運(yùn)算知識(shí)對(duì)按照AES的數(shù)據(jù)加密算法Rijndael的具體實(shí)現(xiàn)進(jìn)行了深入仔細(xì)地分析研究,提出了實(shí)現(xiàn)Rijndael的新方法和新...