国产99午夜精品一区二区三区,国产精品迅雷,欧美另类99xxxxx

IP組播技術

基于FPGA的視頻壓縮IP核設計

結合視頻壓縮的理論以及IP核設計中對于仿真驗證的要求,本文設計了視頻壓縮IP核FPGA仿真驗證平臺.其硬件子平臺以Xilinx公司XC2V3000為核心,針對視頻壓縮IP核應用仿真要求設計外圍電路,構建一個視頻壓縮IP核的硬件仿真原型,采用運行于上位機上的控制和驅動軟件作為軟件解碼子平臺.同時還設計了完全獨立于硬件之外的ModelSim軟件仿真驗證平臺.以FPGA仿真驗證平臺為載體,本文設計了基于H.263協議的視頻壓縮IP核.經過ModelSim下的軟件平臺仿真調試與硬件平臺調試相結合的手段,作者完成了視頻壓縮IP核的仿真驗證.

標簽： FPGA 視頻壓縮 IP核

上傳時間： 2013-05-31

上傳用戶：ikemada
基于FPGA的8051單片機IP核設計及應用

單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數據存儲器、定時/計數器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統設計的體系結構與指令系統，所以它最能滿足嵌入式系統的應用要求。Intel公司生產的MCS-51系列單片機是我國目前應用最廣的單片機之一。隨著可編程邏輯器件設計技術的發展，每個邏輯器件中門電路的數量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數字電路中常用但比較復雜的功能塊，設計成可修改參數的模塊，讓其他用戶可以直接調用這些模塊，這樣就大大減輕了工程師的負擔，避免重復勞動。隨著FPGA的規模越來越大，設計越來越復雜，使用IP核是一個發展趨勢。本課題結合FPGA與8051單片機的優點，主要針對以下三個方面研究： (1)FPGA開發平臺的硬件實現選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內程序存儲器，搭建FPGA的硬件開發平臺。 (2)用VHDL語言實現8051IP核分析研究8051系列單片機內部各模塊結構以及各部分的連接關系，實現了基于FPGA的8051IP核。主要包括如下幾個模塊：CPU模塊、片內數據存儲器模塊、定時/計數器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設計的8051IP核，實現了對一個4×4鍵盤的監測掃描、鍵盤確認、按鍵識別等應用。

標簽： FPGA 8051 單片機 IP核

上傳時間： 2013-04-24

上傳用戶：1417818867
基于ARM核的USB2.0AHB接口IP主機端驅動程序的設計與實現

本論文以開發基于ARM核的USB2.0-AHB接口IP此項目為依托，致力于在Windows XP操作系統上使用DDK(Driver Development Kit)設計和開發一個基于WDM的主機端驅動程序。開發該驅動程序的目的是為了對該IP進行FPGA測試以及配合設備端驅動程序的開發，該驅動程序能夠完成即插即用功能，塊傳輸，同步傳輸，控制傳輸以及對Flash的操作五項主要功能。論文首先介紹了基于WDM的USB驅動程序設計原理，其中包括了從結構到通信流對USB主機系統的介紹，編寫WDM驅動程序的基礎理論(主要介紹了數個相關的重要概念、驅動程序的基本組成)，以及在開發對Flash操作的例程會使用到的Mass Storage類協議的簡要介紹。在介紹設計原理后，論文從總體的系統應用環境和結構薊數據傳輸、內部模塊以及軟硬件體系結構幾個方面簡要描述了該IP的系統設計。接著論文通過分析主機端驅動程序功能需求，提出了驅動程序的總體構架以及分步式的設計流程，具體步驟是先實現驅動程序的正常加載以及基本PnP功能，然后實現塊傳輸、同步傳輸以及控制傳輸，最后完成對Flash操作例程的設計。隨后論文詳細闡述了對上述五項主要功能模塊的設計；其中對Flash操作例程的設計是難點，作者通過分析Bulk-Only協議和UFI命令規范，提出程序的詳細設計方案。論文最后簡要介紹了調試驅動程序的方法，以及驅動程序的測試內容、部分測試結果以及測試結論。本論文研究對象為基于ARM核的USB2.0-AHB接口IP主機端驅動程序，因為其研究主體是一個基于WDM的主機端驅動程序，因此有其普遍性；但是它以開發基于ARM核的USB2.0-AHB接口IP這個項目為依托，其目的是為項目服務，因此它有其特殊性。它是一項既有普遍性又有特殊性的研究。

標簽： ARM 2.0 AHB USB

上傳時間： 2013-05-19

上傳用戶：2007yqing
基于FPGA的GPIB控制器的IP核設計

當前，片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段，經過嚴格驗證質量可靠的IP核成為SOC產業中的重要一環。 GPIB控制器芯片是組建自動測試系統的核心，在測試領域應用廣泛。本人通過查閱大量的技術資料，分析了集成電路在國內外發展的最新動態，提出了基于FPGA的自主知識產權的GPIB控制器IP核的設計和實現。本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述，根據芯片設計的主要思想，重點在于論述怎樣用FPGA來實現IEEE-488.2協議，并詳細闡述了GPIB控制器的十種接口功能及其狀態機的IP核實現。同時，對數據通路也進行了較為細致的說明。在設計的時候采用基于模塊化設計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統芯片的lP軟核設計，并用EDA工具下載到了FPGA上。為了更好地驗證設計思想，借助EDA工具對GPIB控制器的工作狀態進行了軟件仿真，給出仿真結果，仿真波形驗證了GPIB控制器的工作符合預想。最后，本文對基于FPGA的GPIB控制器的IP核設計過程進行了總結，展望了當前GPIB控制器設計的發展趨勢，指出了開展進一步研究需要做的工作。

標簽： FPGA GPIB 控制器 IP核

上傳時間： 2013-04-24

上傳用戶：rockjablew
MG323 TCP/IP開發流程

華為的MG323 TCP/IP 常用AT命令

標簽： 323 TCP MG IP

上傳時間： 2013-04-24

上傳用戶：jacking
基于FPGA的精確時鐘同步方法研究

在工業控制領域，多種現場總線標準共存的局面從客觀上促進了工業以太網技術的迅速發展，國際上已經出現了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業以太網協議。將傳統的商用以太網應用于工業控制系統的現場設備層的最大障礙是以太網的非實時性，而實現現場設備間的高精度時鐘同步是保證以太網高實時性的前提和基礎。 IEEE 1588定義了一個能夠在測量和控制系統中實現高精度時鐘同步的協議——精確時間協議(Precision Time Protocol)。PTP協議集成了網絡通訊、局部計算和分布式對象等多項技術，適用于所有通過支持多播的局域網進行通訊的分布式系統，特別適合于以太網，但不局限于以太網。PTP協議能夠使異質系統中各類不同精確度、分辨率和穩定性的時鐘同步起來，占用最少的網絡和局部計算資源，在最好情況下能達到系統級的亞微級的同步精度。基于PC機軟件的時鐘同步方法，如NTP協議，由于其實現機理的限制，其同步精度最好只能達到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統的驅動層，其同步精度能夠達到微秒級?，F場設備間微秒級的同步精度雖然已經能滿足大多數工業控制系統對設備時鐘同步的要求，但是對于運動控制等需求高精度定時的系統來說，這仍然不夠?；谇度胧杰浖臅r鐘同步方法受限于操作系統中斷響應延遲時間不一致、晶振頻率漂移等因素，很難達到亞微秒級的同步精度。本文設計并實現了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協議，以Ethernet作為底層通訊網絡，以嵌入式軟件形式實現TCP/IP通訊，以數字電路形式實現時鐘同步模塊。這種方法充分利用了FPGA的特點，通過準確捕獲報文時間戳和動態補償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實現了更高精度的時鐘同步，并通過實驗驗證了在以集線器互連的10Mbps以太網上能夠達到亞微秒級的同步精度。

標簽： FPGA 時鐘同步方法研究

上傳時間： 2013-07-28

上傳用戶：heart520beat
有線數字電視廣播系統信道編碼

隨著數字電視全國范圍丌播時間表的臨近，數字電視技術得到很大發展，數字電視信號在信源基帶數據和信道傳輸等方面已經進一步標準化，數字電視傳播途徑也越來越廣，在衛星、地面及有線電視網中傳輸數字電視信號得到迅速發展。借著2008年奧運的東風，數字電視領域的應用研究方興未艾。本課題目的是完成有線數字電視廣播系統的重要設備--調制器的設計和實現，核心器件選用FPGA芯片。系統硬件實現以國家標準GY/T 170-2001(有線數字電視廣播信道編碼與調制規范)為主要依據，以Xilinx公司的Virtex系列(Virtex 4，Virtex 5)芯片及相關開發板(ML402、ML506)為平臺，主要任務是基于相關標準對其實用技術進行研究和開發。完成了信道編碼和調制的模塊劃分、Verilog HLD程序的編寫(或IP核的調用)和仿真以及在板調試和聯調等工作，設計目的是在提高整個系統集成度的前提下實現多頻點調制。本文在研究現有數字電視網絡技術和相關產品的基礎上，以國標GY/T170-2001為主要依據并參閱了其他的相關標準，提出了多頻點QAM調制器的實現方案。整個工作包括：模塊劃分，完成了基帶物理接口(輸入)、包頭反轉與隨機化、RS編碼、卷積交織、碼流變換、差分編碼、星座映射、基帶成型(包括Nyquist濾波器、半帶濾波器、CIC濾波器的設計或模塊調用)、高端DAC的配置(輸出)等模塊的Verilog HLD程序的編寫(或者IP核調用)和仿真等工作；成功進行了開發板板級調試，調試的過程中充分利用Xilinx公司的開發板和調試軟件ChipScope，成功設計了驗證方案并進行了模塊驗證；最后進行了各模塊聯調工作，設計了系統驗證方案并成功完成對整個系統的驗證工作。經測試表明，該系統主要性能達到國家相關標準GY/T 198-2003(有線數字電視廣播QAM調制器技術要求和測量方法)規定的技術指標，可以進入樣機試生產環節。

標簽： 有線數字電視廣播系統信道編碼

上傳時間： 2013-04-24

上傳用戶：jiangfire
雷達信號處理在FPGA中的IP核

隨著雷達信號處理技術的不斷發展，通用化、系統化、模塊化的設計標準日益受到人們的重視，而FPGA和可復用IP核技術的發展使之成為可能。文中從三個方面進行IP內核的開發，一是采用硬件描述語言實現雷達信號處理IP核設計；二...

標簽： FPGA 雷達信號處理 IP核

上傳時間： 2013-05-21

上傳用戶：tccc
基于FPGA的3D圖像處理器IP核

基于FPGA的3D圖像處理器IP核的設計與實現

標簽： FPGA 圖像處理器 IP核

上傳時間： 2013-05-18

上傳用戶：1101055045
通過WiFi移動IP網絡操控家用機器人方案在PDA上的實現

·通過WiFi移動IP網絡操控家用機器人方案在PDA上的實現

標簽： WiFi PDA 移動IP 家

上傳時間： 2013-04-24

上傳用戶：yxgi5