The Ultimate IQ Test Book: 1,000 Practice Test Questions to Boost Your Brain Power 智商測試,現在遇到的招聘,為政府,軍隊,教育,工業和商業。 "最終的智商測試書" ,是本書最大的智商實踐考驗。筆試和匯編的智商測試專家,它包含1000個實踐問題,組織了25種測試,一個簡單的指導,以評估個人業績。這個問題本身是很相似的向那些面對考生,在實際測驗。他們是多學科,并包括口頭,數值和圖表的推理問題,使讀者可以就實踐中的各種不同類型的問題,它們很可能會遇到。通過提問可以幫助人改善他們的詞匯和發展權的計算和邏輯推理。通過研究不同類型的試驗,并認識到不同類型的問題,讀者可以提高他們的考試分數,并增加他們的智商評級。 "最終的智商測試書" ,是非常寶貴的是那些必須采取智商測驗,但它也有很大的樂趣的人喜歡把自己的心為自己的娛樂-和提高他們的智力。
標簽: Test Questions Practice Ultimate
上傳時間: 2016-08-23
上傳用戶:wlcaption
IQmath.rar IQ函數軟件,用于安裝
上傳時間: 2014-12-07
上傳用戶:風之驕子
This example code is for TI DSP(TMS320F2808) IQ math study.
上傳時間: 2016-12-18
上傳用戶:czl10052678
Introduction to Sybase IQ.pdf
標簽: Introduction Sybase IQ
上傳時間: 2014-01-15
上傳用戶:caixiaoxu26
This ZIP folder contains IEEE papers related to MIMO-OFDM receivers for IQ Imbalance cancellation
標簽: cancellation MIMO-OFDM Imbalance receivers
上傳時間: 2017-05-22
上傳用戶:wanghui2438
隨著“節能環保”概念的提出,以解決電力緊張,環境污染等問題為目的的新能源利用方案得到迅速的推廣,使得分布式發電備受關注,即將成為世界各國重要的發電形式。帶有分布式電源的配電網及電力電子裝置的大量應用致使電能質量下降,如何將分布式發電系統的能量回饋至電網的同時有效改善電能質量是一個重要的問題,因此在分布式發電系統中起電能變換作用的逆變器成為研究的一個熱點。本篇主要以電壓型并網逆變器為研究對象,對并網逆變器的拓撲結構、控制策略、參數的選擇、并網實驗等方面作出了詳細的分析和研究。 首先根據帶有分布式發電的配電網的特點提出一種新的諧波治理思路,即將改善電能質量的有源濾波技術結合到分布式逆變電源中,設計一種新型的多功能并網逆變器。用開關函數法建立了并網逆變器小信號數學模型,確定了以PI閉環調節為核心的復合控制策略,同時為了使輸出電流控制達到更好的效果,采用電網電壓前饋補償方法抵消電網電壓擾動對并網電流的影響;基于瞬時無功功率的id-IQ諧波電流檢測算法能精確檢測和分離所需要的有功和諧波分量;基于DSP的軟件鎖相控制算法能實現并網電流與電網電壓同頻同相。 其次對并網逆變器控制系統的軟硬件進行了分塊設計:對逆變系統的A/D轉換電路、逆變驅動電路、PWM信號發生電路等電路進行了詳細地分析和說明。利用DSP主控芯片TMS320LF2407A內部的SCI異步串行通信接口實現了逆變器的人機交互功能,利用其內嵌的CAN控制模塊實現了逆變器的并機通信功能;同時在TI DSP2000的運行環境下給出控制系統的主程序和周期中斷子程序流程。 最后開發了以功率器件IPM構成的三相PWM變流橋主電路的多功能逆變電源實驗平臺和相關配套輔助電路,完成了逆變電源的輸出有功功率及消除諧波的實驗并給出了裝置樣機的實物圖以及實驗波形圖。驗證了逆變器工作原理分析的正確性和系統設計思路的可行性。 本文所做工作拓寬了帶有分布式發電的配電網諧波治理的思路,對推動我國節能供電、新能源的利用以及改善電網電能質量等方面具有一定的理論意義和較強的實用價值。
上傳時間: 2013-06-06
上傳用戶:amandacool
無功補償對于現代電力系統的運行與穩定性來說是必不可少的。靜止無功發生器(SVG)經過了三十多年的發展,已經在無功補償技術上得到廣泛的應用。它具備優越的動態性能,可以大大提高電力系統的電壓調整能力和系統穩定性,進而提高電力系統的輸電能力。在我國,充分發揮SVG的作用,顯得尤為迫切。 本文論述了SVG的發展概況,研究了SVG的工作原理,對大容量的主電路結構進行了比較分析,并在此基礎上建立了SVG的穩態數學模型和標幺值數學模型。然后,闡述了瞬時無功功率理論,給出了無功電流檢測的具體算法,并利用MATLAB仿真軟件對該算法進行了仿真實現。接下來研究比較了SVG的兩種傳統控制策略,介紹了幾種PWM觸發技術,其中著重研究了空間矢量PWM(SVPWM)的算法。利用MATLAB仿真軟件對基于傳統電流間接閉環控制算法的SVG進行了系統級仿真實現,在與電流直接控制的SVG仿真結果做對比后,指出各自的補償特點。文章重點在結合以上算法各自的優缺點、電網本身的大擾動和電力系統對SVG控制性能的嚴格要求后,給出了一種新型電壓電流雙閉環的控制方法。其中電流內環采用瞬時無功電流的PI反饋控制,PI值根據系統數學模型中IQ△δ的比例關系,采用了齊格勒-尼柯爾斯法則進行整定;而電壓外環則采用系統動態電壓的智能遺傳PI反饋控制,利用智能遺傳算法對PI值進行整定。用MATLAB/SIMULINK分別對兩個環節的控制算法進行了仿真,并針對外環控制器的遺傳PI算法,與PI算法的仿真結果做了對比,證明了遺傳PI的優越性,為基于雙閉環控制的SVG系統級仿真打下了基礎。最后,文章利用MATLAB/SIMULINK/PSB對新型電壓電流雙閉環系統的SVG進行了仿真實現,并對在電網不同情況下的補償效果與傳統電流間接控制的SVG進行了分析與比較。仿真結果表明該控制方式具有更好的動態性能。
上傳時間: 2013-04-24
上傳用戶:skfreeman
當今,移動通信正處于向第四代通信系統發展的階段,OFDM技術作為第四代數字移動通信(4G)系統的關鍵技術之一,被包括LTE在內的眾多準4G協議所采用。IDFT/DFT作為OFDM系統中的關鍵功能模塊,其精度對基帶解調性能產生著重大的影響,尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能,本文采用數字自動增益控制(DAGC)技術,以解決過大輸入信號動態范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先,本文簡單介紹了較為成熟的AAGC(模擬AGC)技術,并重點關注近年來為了改善其性能而興起的數字化AGC技術,它們主要用于壓縮ADC輸入動態范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術,進一步分析了AAGC技術和基帶DAGC在實施對象,實現方法等上的異同點,指出了基帶DAGC的必要性。 其次,根據LTE協議,搭建了從調制到解調的基帶PUSCH處理鏈路,并針對基于DFT的信道估計方法的缺點,使用簡單的兩點替換實現了優化,通過高斯信道下的MATLAB仿真,證明其可以達到理想效果。仿真結果還表明,在不考慮同步問題的高斯信道下,本文所搭建的基帶處理鏈路,采用64QAM進行調制,也能達到在SNR高于17dB時,硬判譯碼結果為極低誤碼率(BER)的效果。 再次,在所搭建鏈路的基礎上,通過理論分析和MATLAB仿真,證明了包括時域和頻域DAGC在內的基帶DAGC具有穩定接收鏈路解調性能的作用。同時,通過對幾種DAGC算法的比較后,得到的一套適用于實現的基帶DAGC算法,可以使IDFT/DFT的輸出SNR處于最佳范圍,從而滿足LTE系統基帶解調的要求。針對時域和頻域DAGC的差異,分別選定移位和加法,以及查表的方式進行基帶DAGC算法的實現。 最后,本文對選定的基帶DAGC算法進行了FPGA設計,仿真、綜合和上板結果說明,時域和頻域DAGC實現方法占用資源較少,容易進行集成,能夠達到的最高工作頻率較高,完全滿足基帶處理的速率要求,可以流水處理每一個IQ數據,使之滿足基帶解調性能。
上傳時間: 2013-05-17
上傳用戶:laozhanshi111
MPEG-2是MPEG組織在1994年為了高級工業標準的圖象質量以及更高的傳輸率所提出的視頻編碼標準,其優秀性使之成為過去十年應用最為廣泛的標準,也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內容,建立系統級設計方案,設計FPGA原型芯片,并在FPGA系統中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現ASIC的前端設計。完成的主要工作包括以下幾個方面: 1.完成解碼系統的體系結構的設計,采用了自頂而下的設計方法,實現系統的功能單元的劃分;根據其視頻解碼的特點,確定解碼器的控制方式;把視頻數據分文幀內數據和幀間數據,實現兩種數據的并行解碼。 2.實現了具體模塊的設計:根據本文研究的要求,在比特流格式器模塊設計中提出了特有的解碼方式;在可變長模塊中的變長數據解碼采用組合邏輯外加查找表的方式實現,大大減少了變長數據解碼的時間;IQ、IDCT模塊采用流水的設計方法,減少數據計算的時間:運動補償模塊,針對模塊數據運算量大和訪問幀存儲器頻繁的特點,采用四個插值單元同時處理,增加像素緩沖器,充分利用并行性結構等方法來加快運動補償速度。 3.根據視頻解碼的參考軟件,通過解碼系統的仿真結果和軟件結果的比較來驗證模塊的功能正確性。最后用FPGA開發板實現了解碼系統的原型芯片驗證,取得了良好的解碼效果。 整個設計采用Verilog HDL語言描述,通過了現場可編程門陣列(FPGA)的原型驗證,并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經過實際視頻碼流測試,本文設計可以達到MPEG-2視頻主類主級的實時解碼的技術要求。
上傳時間: 2013-07-27
上傳用戶:ice_qi
產品概要: 3GHz射頻信號源模塊GR6710是軟件程控的虛擬儀器模塊,可以通過測控軟件產生9kHz到3GHz的射頻信號源和AM/FM/CW調制輸出,具有CPCI、PXI、SPI、RS232、RS485和自定義IO接口。 產品描述: 3GHz射頻信號源模塊GR6710是軟件程控的虛擬儀器模塊,可以通過測控軟件產生9kHz到3GHz的射頻信號源和AM/FM/CW調制輸出,還可以通過IQ選件實現其它任意調制輸出。GR6710既可程控發生點頻信號和掃頻信號,也支持內部調制和外部調制。GR6710可安裝于3U/6U背板上工作,也可以獨立供電工作,使用靈活。該模塊可用于通信測試、校準信號源。 技術指標 頻率特性 頻率范圍:9kHz~3GHz,500KHz以下指標不保證 頻率分辨率:3Hz,1Hz(載頻<10MHz時) 頻率穩定度:晶振保證 電平特性 電平范圍:-110dBm~+10dBm 電平分辨率:0.5dB 電平準確度:≤±2.5dB@POWER<-90dBm,≤±1.5dB@POWER>-90dBm 輸出關斷功能 頻譜純度 諧波:9KHz~200MHz≥20dBc,200MHz~3GHz≥30dBc 非諧波:≤80dBc典型值(偏移10kHz,載頻<1GHz),≥68dBc(偏移10kHz,其它載頻), 鎖相環小數分頻雜散≥64dBc(偏移10kHz) SSB相噪: ≤-98dBc/Hz 偏移20kHz(500MHz) ≤-102dBc/Hz 偏移20kHz(1GHz) ≤-90dBc/Hz 偏移20kHz(>1GHz) 調制輸出:調幅AM、調頻FM、脈沖CW,其它調制輸出可以通過IQ選件實現 調制源:內、外 參考時鐘輸入和輸出:10MHz,14dBm 控制接口:CPCI、PXI、SPI、RS232、RS485、自定義GPIO 射頻和時鐘連接器:SMA-K 電源接口:背板供電、獨立供電 可選 電源及其功耗:+5V DC、±12V DC(紋波≤2%輸出電壓),≤38W 結構尺寸:3U高度4槽寬度(100mm×160mm×82mm,不含連接器部分) 工作環境:商業級溫度和工業級溫度 可選,振動、沖擊、可靠性、MTBF 測控軟件功能:射頻信號發生、調制信號輸出、跳頻/掃頻信號發生、支持WindowsXP系統 成功案例: 通信綜測儀器內部的信號源模塊 無線電監測設備內部的信號校準模塊 無線電通信測試儀器的調制信號發生
上傳時間: 2013-11-13
上傳用戶:s363994250