亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Iso-ICE

  • 基于H.264編解碼的算法優化研究及FPGA的硬件實現.rar

    H.264/AVC是由ITU和ISO兩大組織聯合組成的JVT共同制定的一項新的視頻壓縮技術標準,在較低帶寬上提供高質量的圖像傳輸是H.264/AVC的應用亮點。在同樣的視覺質量前提下,H.264/AVC比H.263和MPEG-4節約了50%的碼率。但H.264獲得優越性能的代價是計算復雜度的增加,據估計其編碼的計算復雜度大約為H.263的3倍,因此很難應用于實時視頻處理領域。針對這一現狀,業內做了大量的研究工作,力圖降低其計算復雜度和提高運行效率。比如在運動估計方面,國內外在這方面的研究已經很成熟。而針對幀內/幀間預測編碼的研究卻較少。因此研究預測模式的快速算法具有理論意義和應用價值。 本文在詳細研究H.264標準視頻壓縮編碼特點基礎上,分析了H.264幀內編碼, 幀間編碼及變換,量化技術的原理及特點,提出了一種基于局部邊緣方向信息的快速幀內模式判決算法,通過結合SAD的模式選擇方法來減少模式選擇數目。它采用了Sobel梯度算子計算當前塊的邊緣信息,累加當前塊中屬于同一方向像素點的邊緣矢量構造不同模式下的邊緣方向直方圖,以便確定最可能的預測模式。該算法有效降低了編碼器的運算復雜度,在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明:Foreman 圖像序列編碼性能有了提高,其中PSNR平均降低了0.06dB,Bitrate平均降低了19.4%,這大大提高了視頻傳輸的質量。 另外在幀間預測模式選擇算法方面進行了改進研究:按順序對不同類型進行判決,有選擇地去比較可能模式,使得在有效減少需判決的模式數量的同時,結合小塊模式搜索中途停止準則來確定最優模式。仿真表明:改進算法相對與原來算法能夠節省很多的編碼時間(平均下降了49.3%),但帶來的圖像質星的下降(平均下降0.08dB,可以忽略)和碼率較少的增加。 同時在整數DCT變換模塊中,提出了一種快速蝶形算法,使得對4×4點數據做一次變換,只需通過8×8次加法和2×8次移位運算便可完成,與原來12×8次加法和4×8次移位相比,新算法大大降低了運算復雜度。 最后介紹FPGA的特點及設計流程,并實現了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現的H.264編碼視頻處理模塊設計具備了成本低,周期短,設計方法靈活等優點,具有廣闊的市場應用前景。 仿真表明,通過使用本文提出的幀內/幀間速算法方法可使得H.264編碼速度獲得顯著的提高,使H.264 Baseline編碼器能在PC平臺上實現實時編碼。

    標簽: FPGA 264 編解碼

    上傳時間: 2013-07-18

    上傳用戶:zukfu

  • ARM9基礎實驗教程

    - vii - 8.1.1 實驗目的 315 8.1.2 實驗設備 315 8.1.3 實驗內容 315 8.1.4 實驗原理 315 8.1.5 實驗操作步驟 318 8.1.6 實驗參考程序 319 8.1.7 練習題 321- vi - 6.4 USB 接口實驗 266 6.4.1 實驗目的 266 6.4.2 實驗設備 267 6.4.3 實驗內容 267 6.4.4 實驗原理 267 6.4.5 實驗操作步驟 270 6.4.6 實驗參考程序 272 6.4.7 實驗練習題 280 6.5 SPI接口通訊實驗 281 6.5.1 實驗目的 281 6.5.2 實驗設備 281 6.5.3 實驗內容 281 6.5.4 實驗原理 281 6.5.5 實驗操作步驟 285 6.5.6 實驗參考程序 287 6.5.7 練習題 289 6.6 紅外模塊控制實驗 289 6.6.1 實驗目的 289 6.6.2 實驗設備 289 6.6.3 實驗內容 289 6.6.4 實驗原理 289 6.6.5 實驗操作步驟 291 6.6.6 實驗參考程序 291 6.6.7 練習題 296 第七章 基礎應用實驗 296 7.1 A/D 轉換實驗 296 7.1.1 實驗目的 296 7.1.2 實驗設備 296 7.1.3 實驗內容 296 7.1.4 實驗原理 296 7.1.5 實驗設計 298 7.1.6 實驗操作步驟 299 7.1.7 實驗參考程序 300 7.1.8 練習題 301 7.2 PWM步進電機控制實驗 301 7.2.1 實驗目的 301 7.2.2 實驗設備 301 7.2.3 實驗內容 301 7.2.4 實驗原理 301 7.2.5 實驗操作步驟 309 7.2.6 實驗參考程序 311 7.2.7 練習題 313 第八章 高級應用實驗 315 8.1 GPRS模塊控制實驗 315 - v - 5.2 5x4鍵盤控制實驗 219 5.2.1 實驗目的 219 5.2.2 實驗設備 219 5.2.3 實驗內容 219 5.2.4 實驗原理 219 5.2.5 實驗設計 221 5.2.6 實驗操作步驟 222 5.2.7 實驗參考程序 223 5.2.8 練習題 224 5.3 觸摸屏控制實驗 224 5.3.1 實驗目的 224 5.3.2 實驗設備 224 5.3.3 實驗內容 224 5.3.4 實驗原理 224 5.3.5 實驗設計 231 5.3.6 實驗操作步驟 231 5.3.7 實驗參考程序 232 5.3.8 練習題 233 第六章 通信與接口實驗 234 6.1 IIC 串行通信實驗 234 6.1.1 實驗目的 234 6.1.2 實驗設備 234 6.1.3 實驗內容 234 6.1.4 實驗原理 234 6.1.5 實驗設計 238 6.1.6 實驗操作步驟 241 6.1.7 實驗參考程序 243 6.1.8 練習題 245 6.2 以太網通訊實驗 246 6.2.1 實驗目的 246 6.2.2 實驗設備 246 6.2.3 實驗內容 246 6.2.4 實驗原理 246 6.2.5 實驗操作步驟 254 6.2.6 實驗參考程序 257 6.2.7 練習題 259 6.3 音頻接口 IIS 實驗 260 6.3.1 實驗目的 260 6.3.2 實驗設備 260 6.3.3 實驗內容 260 6.3.4 實驗原理 260 6.3.5 實驗步驟 263 6.3.6實驗參考程序 264 6.3.7 練習題 266 - iv - 4.4 串口通信實驗 170 4.4.1 實驗目的 170 4.4.2 實驗設備 170 4.4.3 實驗內容 170 4.4.4 實驗原理 170 4.4.5 實驗操作步驟 176 4.4.6 實驗參考程序 177 4.4.7 練習題 178 4.5 實時時鐘實驗 179 4.5.1 實驗目的 179 4.5.2 實驗設備 179 4.5.3 實驗內容 179 4.5.4 實驗原理 179 4.5.5 實驗設計 181 4.5.6 實驗操作步驟 182 4.5.7 實驗參考程序 183 4.6.8 練習題 185 4.6 數碼管顯示實驗 186 4.6.1 實驗目的 186 4.6.2 實驗設備 186 4.6.3 實驗內容 186 4.6.4 實驗原理 186 4.6.5 實驗方法與操作步驟 188 4.6.6 實驗參考程序 189 4.6.7 練習題 192 4.7 看門狗實驗 193 4.7.1 實驗目的 193 4.7.2 實驗設備 193 4.7.3 實驗內容 193 4.7.4 實驗原理 193 4.7.5 實驗設計 195 4.7.6 實驗操作步驟 196 4.7.7 實驗參考程序 197 4.7.8 實驗練習題 199 第五章 人機接口實驗 200 5.1 液晶顯示實驗 200 5.1.1 實驗目的 200 5.1.2 實驗設備 200 5.1.3 實驗內容 200 5.1.4 實驗原理 200 5.1.5 實驗設計 211 5.1.6 實驗操作步驟 213 5.1.7 實驗參考程序 214 5.1.8 練習題 219 - ii - 3.1.1 實驗目的 81 3.1.2 實驗設備 81 3.1.3 實驗內容 81 3.1.4 實驗原理 81 3.1.5 實驗操作步驟 83 3.1.6 實驗參考程序 87 3.1.7 練習題 88 3.2 ARM匯編指令實驗二 89 3.2.1 實驗目的 89 3.2.2 實驗設備 89 3.2.3 實驗內容 89 3.2.4 實驗原理 89 3.2.5 實驗操作步驟 90 3.2.6 實驗參考程序 91 3.2.7 練習題 94 3.3 Thumb 匯編指令實驗 94 3.3.1 實驗目的 94 3.3.2 實驗設備 94 3.3.3 實驗內容 94 3.3.4 實驗原理 94 3.3.5 實驗操作步驟 96 3.3.6 實驗參考程序 96 3.3.7 練習題 99 3.4 ARM處理器工作模式實驗 99 3.4.1 實驗目的 99 3.4.2實驗設備 99 3.4.3實驗內容 99 3.4.4實驗原理 99 3.4.5實驗操作步驟 101 3.4.6實驗參考程序 102 3.4.7練習題 104 3.5 C 語言程序實驗一 104 3.5.1 實驗目的 104 3.5.2 實驗設備 104 3.5.3 實驗內容 104 3.5.4 實驗原理 104 3.5.5 實驗操作步驟 106 3.5.6 實驗參考程序 106 3.5.7 練習題 109 3.6 C 語言程序實驗二 109 3.6.1 實驗目的 109 3.6.2 實驗設備 109 3.6.3 實驗內容 109 3.6.4 實驗原理 109 - iii - 3.6.5 實驗操作步驟 111 3.6.6 實驗參考程序 113 3.6.7 練習題 117 3.7 匯編與 C 語言的相互調用 117 3.7.1 實驗目的 117 3.7.2 實驗設備 117 3.7.3 實驗內容 117 3.7.4 實驗原理 117 3.7.5 實驗操作步驟 118 3.7.6 實驗參考程序 119 3.7.7 練習題 123 3.8 綜合實驗 123 3.8.1 實驗目的 123 3.8.2 實驗設備 123 3.8.3 實驗內容 123 3.8.4 實驗原理 123 3.8.5 實驗操作步驟 124 3.8.6 參考程序 127 3.8.7 練習題 134 第四章 基本接口實驗 135 4.1 存儲器實驗 135 4.1.1 實驗目的 135 4.1.2 實驗設備 135 4.1.3 實驗內容 135 4.1.4 實驗原理 135 4.1.5 實驗操作步驟 149 4.1.6 實驗參考程序 149 4.1.7 練習題 151 4.2 IO 口實驗 151 4.2.1 實驗目的 151 4.2.2 實驗設備 152 4.2.3 實驗內容 152 4.2.4 實驗原理 152 4.2.5 實驗操作步驟 159 4.2.6 實驗參考程序 160 4.2.7 實驗練習題 161 4.3 中斷實驗 161 4.3.1 實驗目的 161 4.3.2 實驗設備 161 4.3.3 實驗內容 161 4.3.4 實驗原理 162 4.3.5 實驗操作步驟 165 4.3.6 實驗參考程序 167 4.3.7 練習題 170 目 錄 I 第一章 嵌入式系統開發與應用概述 1 1.1 嵌入式系統開發與應用 1 1.2 基于 ARM的嵌入式開發環境概述 3 1.2.1 交叉開發環境 3 1.2.2 模擬開發環境 4 1.2.3 評估電路板 5 1.2.4 嵌入式操作系統 5 1.3 各種 ARM開發工具簡介 5 1.3.1 ARM的 SDT 6 1.3.2 ARM的ADS 7 1.3.3 Multi 2000 8 1.3.4 Embest IDE for ARM 11 1.3.5 OPENice32-A900仿真器 12 1.3.6 Multi-ICE 仿真器 12 1.4 如何學習基于 ARM嵌入式系統開發 13 1.5 本教程相關內容介紹 14 第二章 EMBEST ARM實驗教學系統 17 2.1 教學系統介紹 17 2.1.1 Embest IDE 集成開發環境 17 2.1.2 Embest JTAG 仿真器 19 2.1.3 Flash 編程器 20 2.1.4 Embest EduKit-III開發板 21 2.1.5 各種連接線與電源適配器 23 2.2 教學系統安裝 23 2.3 教學系統的硬件電路 27 2.3.1 概述 27 2.3.2 功能特點 27 2.3.3 原理說明 28 2.3.4 硬件結構 41 2.3.5 硬件資源分配 44 2.4 集成開發環境使用說明 51 2.4.1 Embest IDE 主框架窗口 51 2.4.2 工程管理 52 2.4.3 工程基本配置 55 2.4.4 工程的編譯鏈接 71 2.4.5 加載調試 72 2.4.6 Flash編程工具 80 第三章 嵌入式軟件開發基礎實驗 81 3.1 ARM匯編指令實驗一 81

    標簽: ARM9 基礎實驗 教程

    上傳時間: 2013-04-24

    上傳用戶:xaijhqx

  • 基于ARM的915MHz射頻識別讀卡器研究

    射頻識別(RFID,Radio Frequency Identification)是一種利用電磁波雙向傳輸實現自動識別的技術。近年來,射頻識別技術在物流、交通、身份識別等生產生活領域的應用日益擴大。相比于13.56MHz射頻識別系統,915MHz射頻識別系統在識別距離,閱讀速度方面有更大的優勢,是目前射頻識別產品研究的熱點。 本文在理解ISO/IEC18000-6C協議的基礎上,首先研究用于本系統的基本理論,包括射頻識別技術和嵌入式技術,提出一款基于ISO/IEC18000-6C協議的915MHz射頻識別讀卡器的解決方案。在硬件部分,以Intel公司開發的R1000作為射頻收發模塊的核心;選用ATMEL公司的ARM處理器AT91SAM7S256作為控制單元的主控制器,在ARM處理器上運行μC/OS-II嵌入式實時操作系統,采用多任務實現和其他功能模塊的通信。軟件部分為系統移植了μC/OS-II操作系統,使用C與匯編語言的混合編程編寫Bootloader,編寫了各種硬件設備的驅動程序,使用C語言實現了串行通信程序,實現與上位機通信并實現對程序的更新。本文所設計的射頻識別系統具有模塊化設計、高可靠性等特點。實驗表明,這種設計方案能夠達到ISO/IEC18000-6C協議要求。

    標簽: ARM 915 MHz 射頻識別

    上傳時間: 2013-07-18

    上傳用戶:zklh8989

  • 基于ARM的高級數據鏈路控制規程研究

    高級數據鏈路控制規程,是由ISO開發,面向比特的數據鏈路層協議,具有差錯檢測功能強大、高效和同步傳輸的等特點,是通信領域中應用最廣泛的協議之一。隨著大規模電路的集成度和工藝水平不斷提高,ARM處理器上的高級數據鏈路控制器外設,幾乎涵蓋了HDLC規程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制,將具有成本低廉、靈活性好、便于擴展為操作系統下的應用程序等優點。本文在這一背景下,提出了在ARM下實現鏈路層傳輸的方案,在方案中實現了基于HDLC協議子集的簡單協議。 本文以嵌入式的高速發展為背景,對基于ARM核微處理器的鏈路層通信規程進行研究,闡述了HDLC幀的結構、特點和工作原理,提出了在ARM芯片上實現HDLC規程的兩種方法,同時給出其設計方案、關鍵代碼和調試方法。其中,重點對無操作系統時中斷模式下,以及基于操作系統時ARM芯片上實現HDLC規程的方法進行了探討設計。

    標簽: ARM 高級數據鏈路控制規程

    上傳時間: 2013-08-04

    上傳用戶:時代將軍

  • MFRC500antenna.rar

    這是支持MF RC500 MIFARE 讀寫集成電路IC的有關射頻設計的應用筆記。意在提供對MIFARE 射頻接口(ISO 14443A)所需的理解來設計具體天線應用和匹配電路,為了使無接觸MIFAR

    標簽: antenna MFRC 500

    上傳時間: 2013-04-24

    上傳用戶:wengtianzhu

  • 基于ARM和uCOS-Ⅱ嵌入式平臺的NAND Flash存儲驅動系統設計

    隨著現代計算機技術和互聯網技術的飛速發展,嵌入式系統成為了當前信息行業最熱門的焦點之一。ARM以其高性能低功耗的特點成為目前主流的32位嵌入式處理器而在數碼產品中廣泛使用,隨著數碼相機的普及,數碼相框產品得到推廣,數碼相框通過一個液晶的屏幕顯示數碼照片而非紙質照片,數碼相框比普通相框更靈活多變,也給現在日益使用的數碼相片一個新的展示空間。在嵌入式操作系統方面,uC/OS—Ⅱ憑借其小內核、多任務、豐富的系統服務、容易使用以及源碼公開等特點被嵌入式系統開發者廣泛用在各種嵌入式設備開發中。uC/FS嵌入式文件系統由于穩定性,可移植性以及與uC/OS—Ⅱ內核的相兼容被廣泛用在基于uC/OS—Ⅱ的嵌入式系統開發中。NAND Flash存儲器由于其大容量數據存儲、高速存取速度、易于擦除和重寫、功耗小等特點被廣泛應用于便攜式電子設備的數據存儲、嵌入式系統的程序存儲載體中。 本論文的硬件工作平臺是艾科公司研發的數碼相框芯片方案ARK1600,該平臺集成了嵌入式系統設計所需的相關硬件模塊。本論文的主要設計目標是在該平臺上實現NAND Flash存儲設備驅動的系統級方案,即在ARK1600平臺上通過構建uC/OS—Ⅱ操作系統以及uC/FS文件系統來實現NAND Flash設備驅動掛接。本論文是在Windows環境下通過ARM ADS實現代碼的編譯,通過Multi—ICE進行前期調試以及USB—Debug進行后期的系統整合調試。 本論文的主要研究工作具體涉及以下三個的方面:首先研究了ARM相關構架以及uC/OS—Ⅱ操作系統的特點,并在此基礎上移植uC/OS—Ⅱ操作系統到ARK1600平臺,分析ARK1600硬件體系結構的基礎上詳細分析了BootLoader的相關概念,并重點闡述了NAND BootLoader程序設計與實現過程;其次在文件系統方面,本論文成功移植uC/FS嵌入式文件系統到ARK1600平臺,在移植的過程中采用了動態文件緩沖區算法提高了該文件系統的數據傳輸效率;最后重點討論了NAND Flash驅動在ARK1600的實現,主要分析了NAND Flash的數據存儲結構,并從物理層,邏輯層和文件系統接口層三個方面具體分析了NAND Flash驅動程序的實現,并在NAND Flash邏輯層驅動實現時通過采用壞塊處理表算法實現了NAND的磨損均衡問題。

    標簽: Flash uCOS NAND ARM

    上傳時間: 2013-07-31

    上傳用戶:xcy122677

  • ISO_IEC_21481

    ISO IEC 21481 規范標準文檔,NFC標準規范學習必備。

    標簽: ISO_IEC 21481

    上傳時間: 2013-07-16

    上傳用戶:long14578

  • JPEG2000算術編碼的研究與FPGA實現

    JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準.與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數據壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應用前景.但是,JPEG2000是一個復雜編碼系統,目前為止的軟件實現方案的執行時間和所需的存儲量較大,若想將JPEG2000應用于實際中,有著較大的困難,而用硬件電路實現JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執行時間,因而具有重要的意義.本文首先簡單介紹了JPEG2000這一新的靜止圖像壓縮標準,然后對算術編碼的原理及實現算法進行了深入的研究,并重點探討了JPEG2000中算術編碼的硬件實現問題,給出了一種硬件最優化的算術編碼實現方案.最后使用硬件描述語言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器傳輸級(Register Transfer Level,RTL描述了該硬件最優化的算術編碼實現方案,并以Altera 20K200E FPGA為基礎,在Active-HDL環境中進行了功能仿真,在Quartus Ⅱ集成開發環境下完成了綜合以及后仿真,綜合得到的最高工作時鐘頻率達45.81MHz.在相同的輸入條件下,輸出結果表明,本文設計的硬件算術編碼器與實現JPEG2000的軟件:Jasper[2]中的算術編碼模塊相比,處理時間縮短了30﹪左右.因而本文的研究對于JPEG2000應用于數字監控系統等實際應用有著重要的意義.

    標簽: JPEG 2000 FPGA 算術編碼

    上傳時間: 2013-05-16

    上傳用戶:671145514

  • JPEG2000標準中算術編碼的FPGA設計與碼率控制算法的研究

    JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準,其優良的壓縮特性使得它將具有廣泛的應用領域。JPEG2000算法非常復雜,圖像編碼過程占用了大量的處理器時間開銷和內存開銷,因而通過對JPEG2000算法進行優化并采用硬件電路來實現JPEG2000標準的部分或全部內容,對加快編碼速度從而擴展其應用領域有重要的意義。 本文的研究主要包括兩方面的內容,其一是JPEG2000算術編碼器算法的研究與硬件設計,其二是JPEG2000碼率控制算法的研究與優化算法的設計。在研究算術編碼器過程中,首先研究了JPEG2000中基于上下文的MQ算術編碼器的編碼原理和編碼流程,之后采用有限狀態機和二級流水線技術,并在不影響關鍵路徑的情況下通過對算術編碼步驟優化采用硬件描述語言對算術編碼器進行了設計,并通過了功能仿真與綜合。實驗證明該設計不但編碼速度快,而且流水線短,硬件設計的復雜度低且易于控制。 在研究碼率控制算法過程中,首先結合率失真理論建立了算法的數學模型,并驗證了該算法的有效性,之后深入分析了該數學模型的實現流程,找出影響算法效率的關鍵路徑。在對算法優化時采用黃金分割點算法代替原來的二分查找法,并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明,采用優化算法在增加少量系統資源的情況下使得計算效率提高了60%以上。之后,分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現,又提出了一種失真更低的比特分配方案,即按照“失真/碼長”值從大到小通道編碼順序進行編碼,通過對該算法的仿真驗證,得出在固定碼率條件下新算法將產生更少的失真。

    標簽: JPEG 2000 FPGA 標準

    上傳時間: 2013-07-13

    上傳用戶:long14578

  • 基于FPGA的視頻編碼器設計

    ISO和ITU-T制定的一系列視頻編碼國際標準的推出,開創了視頻通信和存儲應用的新紀元。從H.261視頻編碼建議,到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標,即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質量。 本課題的研究建立在目前主流的壓縮算法的基礎上,綜合出各種標準中實現途徑的共性和優勢,將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺上。憑借該種類嵌入式系統配置靈活、資源豐富的特點,建立一個可重構的內核處理模塊。進一步的完善算法(運算速度、精度)和外圍系統后,就可作為專用視頻壓縮編碼器進行門級電路設計的原型,構建一個片上可編程的獨立系統。 編碼器設計有良好的應用前景,通過使用離散余弦變換和熵編碼,對運動圖像從空間上進行壓縮編碼,使得編碼后的數據流適合于傳輸、通信、存儲和編輯等方面的要求。同時,系統的設計將解碼的工作量大幅度降低,功能模塊在作適當的改動后可為解碼器的參考設計使用。 研究所涉及的各功能模塊都進行了系統性的仿真和綜合,滿足工程樣機的前期研發需要。

    標簽: FPGA 視頻編碼器

    上傳時間: 2013-04-24

    上傳用戶:xiangwuy

主站蜘蛛池模板: 宣威市| 隆尧县| 象州县| 南陵县| 郯城县| 右玉县| 涟源市| 新宾| 东阿县| 龙江县| 江源县| 利津县| 五常市| 安义县| 浑源县| 电白县| 雷山县| 承德县| 隆林| 正蓝旗| 鄂托克旗| 嘉善县| 社会| 柯坪县| 阿荣旗| 庆阳市| 牡丹江市| 永寿县| 淮滨县| 定安县| 绥芬河市| 繁昌县| 浮梁县| 杭州市| 新津县| 祥云县| 陵川县| 阿巴嘎旗| 门源| 阿拉善盟| 宁晋县|