91九色精品,国产精品乱子久久久久,日韩精品亚洲专区

LVDS-based

Run Pac-man Game Based on 8086/8088 FPGA IP Core

Run Pac-man Game Based on 8086/8088 FPGA IP Core

標(biāo)簽： Pac-man Based Game 8086

上傳時間： 2013-08-23

上傳用戶：JamesB
一篇關(guān)于CORDIC的文章A survey of CORDIC algorithms for FPGA based computers

一篇關(guān)于CORDIC的文章A survey of CORDIC algorithms for FPGA based computers

標(biāo)簽： CORDIC algorithms computers survey

上傳時間： 2013-08-31

上傳用戶：lliuhhui
something useful for communication,source code based on FPGA

something useful for communication,source code based on FPGA

標(biāo)簽： communication something useful source

上傳時間： 2013-08-31

上傳用戶：maizezhen
On the design of an FPGA-Based OFDM modulator for IEEE 802.11a

On the design of an FPGA-Based OFDM modulator for IEEE 802.11a

標(biāo)簽： FPGA-Based modulator 802.11 design

上傳時間： 2013-09-02

上傳用戶：zjwangyichao
LVDS接口EMC設(shè)計標(biāo)準(zhǔn)電路

LVDS接口EMC設(shè)計標(biāo)準(zhǔn)電路:

標(biāo)簽： LVDS EMC 接口設(shè)計標(biāo)準(zhǔn)

上傳時間： 2013-10-31

上傳用戶：hopy
LVDS和M-LVDS電路實施指南

低電壓差分信號(LVDS)是一種高速點到點應(yīng)用通信標(biāo)準(zhǔn)。多點LVDS (M-LVDS)則是一種面向多點應(yīng)用的類似標(biāo)準(zhǔn)。LVDS和M-LVDS均使用差分信號，通過這種雙線式通信方法，接收器將根據(jù)兩個互補(bǔ)電信號之間的電壓差檢測數(shù)據(jù)。這樣能夠極大地改善噪聲抗擾度，并將噪聲輻射降至最低。

標(biāo)簽： M-LVDS LVDS 電路

上傳時間： 2013-11-22

上傳用戶：fhjdliu
LVDS與高速PCB設(shè)計

LVDS(低壓差分信號)標(biāo)準(zhǔn)ANSI/TIA /E IA26442A22001廣泛應(yīng)用于許多接口器件和一些ASIC及FPGA中。文中探討了LVDS的特點及其PCB (印制電路板)設(shè)計,糾正了某些錯誤認(rèn)識。應(yīng)用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計算方法,給出了計算單線阻抗和差分阻抗的公式,通過實際計算說明了差分阻抗與單線阻抗的區(qū)別,并給出了PCB布線時的幾點建議。關(guān)鍵詞: LVDS, 阻抗分析, 阻抗計算, PCB設(shè)計 LVDS (低壓差分信號)是高速、低電壓、低功率、低噪聲通用I/O接口標(biāo)準(zhǔn),其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號輸出邊緣變化很快,其信號通路表現(xiàn)為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進(jìn)行PCB (印制電路板)設(shè)計時,超高速PCB設(shè)計和差分信號理論就顯得特別重要。

標(biāo)簽： LVDS PCB

上傳時間： 2013-11-19

上傳用戶：水中浮云
AN522: Implementing Bus LVDS

This application note describes how to implement the Bus LVDS (BLVDS) interface in the supported Altera ® device families for high-performance multipoint applications. This application note also shows the performance analysis of a multipoint application with the Cyclone III BLVDS example.

標(biāo)簽： Implementing LVDS 522 Bus

上傳時間： 2013-11-10

上傳用戶：frank1234
基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計

基于FPGA、PCI9054、SDRAM和DDS設(shè)計了用于某遙測信號模擬源的專用板卡。PCI9054實現(xiàn)與上位機(jī)的數(shù)據(jù)交互,FPGA實現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過WDM驅(qū)動程序設(shè)計及MFC交互界面設(shè)計,最終實現(xiàn)了10~200 Mbit·s-1的LVDS數(shù)據(jù)接收及10~50 Mbit·s-1任意速率的LVDS數(shù)據(jù)發(fā)送。

標(biāo)簽： FPGA LVDS 高速數(shù)據(jù) 通信卡

上傳時間： 2013-11-24

上傳用戶：3到15
LVDS和TTL板的接口定義及連接原理圖

LVDS和TTL板的接口定義及連接原理圖： TTL板與LVDS 相同一、接口定義：１、 LCD MODULE與驅(qū)動板之間的信號線接口定義如下：VDS接口又稱RS-644總線接口，是20世紀(jì)90年代才出現(xiàn)的一種數(shù)據(jù)傳輸和接口技術(shù)。LVDS即低電壓差分信號，這種技術(shù)的核心是采用極低的電壓擺幅高速差動傳輸數(shù)據(jù)，可以實現(xiàn)點對點或一點對多點的連接，具有低功耗、低誤碼率、低串?dāng)_和低輻射等特點，其傳輸介質(zhì)可以是銅質(zhì)的PCB連線，也可以是平衡電纜。LVDS在對信號完整性、低抖動及共模特性要求較高的系統(tǒng)中得到了越來越廣泛的應(yīng)用。目前，流行的LVDS技術(shù)規(guī)范有兩個標(biāo)準(zhǔn)：一個是TIA/EIA（電訊工業(yè)聯(lián)盟/電子工業(yè)聯(lián)盟）的ANSI/TIA/EIA－644標(biāo)準(zhǔn)，另一個是IEEE 1596.3標(biāo)準(zhǔn)。

標(biāo)簽： LVDS TTL 接口定義原理圖

上傳時間： 2013-10-14

上傳用戶：wangchong