LVDs接口標準，LVDs-std-TIA-EIA-644-A-2001，描述了LVDs的電氣特性等。
上傳時間： 2018-08-27
上傳用戶：平靜亦是力量
該文檔為在FPGA中實現(xiàn)源同步LVDs接收正確字對齊簡介資料，講解的還不錯，感興趣的可以下載看看…………………………
上傳時間： 2021-10-25
上傳用戶：
LT9211_Datasheet,用于信號轉換，MIPI轉LVDs
上傳時間： 2022-04-23
上傳用戶：20125101110
特權同學 xilinx fpga伴你玩轉usb3.0與lvd叢書電子版PDF 本書主要使用Xilinx公司的Artix7 FPGA器件（引出自帶的LVDs接口）和Cypress公司的USB 3.0控制器芯片F(xiàn)X3，以及一些常見的DDR3存儲器、UART電路、擴展接口等，由淺入深地引領讀者從板級設計、軟件工具、相關驅動安裝到基礎的FPGA實例,從基于FPGA的UART、DDR3、USB 3.0、LVDs傳輸實例入手，掌握FPGA各種片內資源的應用以及接口時序的設計。本書基于特定的FPGA開發(fā)平臺，既有足夠的理論知識深度進行支撐，也有豐富的例程進行實踐講解，并且穿插著筆者多年FPGA學習和開發(fā)過程中的各種經驗和技巧。對于希望基于FPGA實現(xiàn)USB 3.0和LVD S開發(fā)的工程師，本書提供的很多實例都是很好的參考原型，可以幫助其實現(xiàn)快速系統(tǒng)原型的開發(fā)。
上傳時間： 2022-06-11
上傳用戶：wangshoupeng199
本文檔主要描述了LVDs總線的相關技術要點，以及LVDs設計時的注意事項
標簽： LVDs
上傳時間： 2022-06-14
上傳用戶：
液晶屏接口類型有LVDs接口、MIPIDSIDSI接口（下文只討論液晶屏LVDs接口，不討論其它應用的LVDs接口，因此說到LVDs接口時無特殊說明都是指液晶屏LVDs接口），它們的主要信號成分都是5組差分對，其中1組時鐘CLK，4組DATA（MIPIDSI接口中稱之為lane），它們到底有什么區(qū)別，能直接互聯(lián)么？在網上搜索“MIPIDSI接口與LVDs接口區(qū)別”找到的答案基本上是描述MIPIDSl接口是什么，LVDs接口是什么，沒有直接回答該問題。深入了解這些資料后，有了一些眉目，整理如下。首先，兩種接口里面的差分信號是不能直接互聯(lián)的，準確來說是互聯(lián)后無法使用，MIPIDSI轉LVDs比較簡單，有現(xiàn)成的芯片，例如ICN6201、ZA7783；LVDs轉MIPIDSI比較復雜暫時沒看到通用芯片，基本上是特制模塊，而且原理也比較復雜。其次，它們的主要區(qū)別總結為兩點：1、LVDs接口只用于傳輸視頻數(shù)據，MIPIDSI不僅能夠傳輸視頻數(shù)據，還能傳輸控制指令；2、LVDs接口主要是將RGBTTL信號按照SPWG/JEIDA格式轉換成LVDs信號進行傳輸，MIPILDSI接口則按照特定的握手順序和指令規(guī)則傳輸屏幕控制所需的視頻數(shù)據和控制數(shù)據。
上傳時間： 2022-06-24
上傳用戶：默默
面向LVDs接口的Kintex7與TMS320C6678視覺圖像處理系統(tǒng)手冊
標簽： LVDs 接口 kintex7 tms320c6678 視覺圖像處理系統(tǒng)
上傳時間： 2022-07-10
上傳用戶：
FPGA的LVDs介紹和xilinx原語的使用方法中文說明
上傳時間： 2022-07-11
上傳用戶：
隨著信息技術的飛速發(fā)展，數(shù)據吞吐量急劇增長，要求有更高的傳輸速度，來滿足大量數(shù)據的傳輸，而原有的并行數(shù)據傳輸總線結構上存在自身無法克服的缺陷，在高頻環(huán)境下容易串擾，而增大誤碼率。SATA串行總線技術應運而生。作為一種新型的總線接口，它提供了高達3.0Gbps的數(shù)據傳輸速率，使用8B/10B編碼格式，采用LVDs NRZ串行數(shù)據傳輸方式，有良好的抗干擾性能，有更強的達到32位的循環(huán)冗余校驗，并且提供了良好的物理接口特性，支持熱拔插，代表著計算機總線接口技術的發(fā)展方向。FPGA作為一種低功耗的半導體器件，在高頻工作環(huán)境中有優(yōu)良的性能，將處理器與低功耗FPGA結合起來使用是數(shù)據存儲應用的趨勢，這樣能夠使得接口方案更加靈活。而在眾多FPGA器件中，Xilinx公司的Virtex-4平臺內部集成了PowerPC高性能處理器，并且其中提供了Rocket IO MGT這種嵌入式的多速率串行收發(fā)器，能夠以6.25-622Mb/s的速度傳送數(shù)據，并且支持包括SATA協(xié)議在內的多種串行通信協(xié)議。 本文從物理層、鏈路層、傳輸層分析了SATA1.0技術的接口協(xié)議，在此基礎提出滿足協(xié)議需求和適合FPGA設計的設計方案，并給出總體設計框圖，依照FPGA的設計方法，采用Xilinx公司的Virtex-4設計了一個符合SATA1.0接口協(xié)議的嵌入式存儲裝置，實現(xiàn)數(shù)據的存儲，仿真運行結果正常。
標簽： SerialATA FPGA 嵌入式系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：sz_hjbf
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術的發(fā)展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統(tǒng)設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現(xiàn)并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDs)為代表構建雙端標準收發(fā)轉換電路，與單端標準比較，LVDs具有很多優(yōu)點： (1)LVDs傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據傳輸。 (2)LVDs信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDs輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDs允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDs等。它具有適應性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統(tǒng)級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
