The Inter IC bus or I2C bus is a simple bidirectional two wire bus designed primarily for general control and data transfer communication between ICs. Some of the features of the I2C bus are: • Two signal lines, a serial data line (SDA) and a serial clock line (SCL), and ground are required. A 12V supply line (500mA MAx.) for powering the peripherals often may be present. • Each device connected to the bus is software addressable by a unique address and simple master/ slave relationships exist at all times masters can operate as master-transmitters or as master-receivers. • The I2C bus is a true multi-master bus including collision detection and arbitration to prevent data corruption if two or more masters simultaneously initiate data transfer systems. • Serial, 8-bit oriented, bidirectional data transfers can be made at up to 100 KBit/s in the standard mode or up to 400 KBit/s in the fast mode.
標簽： bus bidirectional primarily designed
上傳時間： 2013-12-11
上傳用戶：jeffery
采用Altera公司的FPGA芯片，在MAx+plus II軟件平臺上實現多路HDLC電路
上傳時間： 2016-11-13
上傳用戶：zhyiroy
設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘，并具有定時與鬧鐘功能，能在設定的時間發出鬧鈴音，能非常方便地對小時、分鐘和秒進行手動調節以校準時間，每逢整點，產生報時音報時。 實驗平臺： 1. 一臺PC機； 2. MAx+PLUSII10.1。 Verilog HDL語言實現,還有完整的實驗報告
上傳時間： 2013-12-09
上傳用戶：hphh
這是我用Delphi和Matlab寫的一個程序，可以生成立體圖像（3DS MAx 腳本）、將平面圖像立體化、基本矩陣計算、極線校正。作者保留所有權利。請勿用于商業用途。歡迎大家對它進行完善。
上傳時間： 2016-11-27
上傳用戶：dapangxie
function [U,center,result,w,obj_fcn]= fenlei(data) [data_n,in_n] = size(data) m= 2 ％ Exponent for U MAx_iter = 100 ％ MAx. iteration min_impro =1e-5 ％ Min. improvement c=3 [center, U, obj_fcn] = fcm(data, c) for i=1:MAx_iter if F(U)>0.98 break else w_new=eye(in_n,in_n) center1=sum(center)/c a=center1(1)./center1 deta=center-center1(ones(c,1),:) w=sqrt(sum(deta.^2)).*a for j=1:in_n w_new(j,j)=w(j) end data1=data*w_new [center, U, obj_fcn] = fcm(data1, c) center=center./w(ones(c,1),:) obj_fcn=obj_fcn/sum(w.^2) end end display(i) result=zeros(1,data_n) U_=MAx(U) for i=1:data_n for j=1:c if U(j,i)==U_(i) result(i)=j continue end end end
標簽： data function Exponent obj_fcn
上傳時間： 2013-12-18
上傳用戶：ynzfm
//奇異值分解法求廣義逆 //本函數返回值小于0表示在奇異值分解過程, //中迭代值超過了60次還未滿足精度要求. //返回值大于0表示正常返回。 //a-長度為m*n的數組，返回時其對角線依次給出奇異值，其余元素為0 //m-矩陣的行數 //n-矩陣的列數 //aa-長度為n*m的數組，返回式存放A的廣義逆 //eps-精度要求 //u-長度為m*m的數組，返回時存放奇異值分解的左奇異量U //v-長度為n*n的數組，返回時存放奇異值分解的左奇異量V //ka-整型變量，其值為MAx(n,m)+1 //調用函數：dluav()
上傳時間： 2016-12-15
上傳用戶：康郎
//使用gray code的解法 #include <iostream> #include <cmath> using namespace std #define ZERO 0 #define ONE 1 #define ODD 1 #define EVEN 0 #define RIGHT 1 #define LEFT 0 #define MAx 10
標簽： include namespace iostream define
上傳時間： 2016-12-31
上傳用戶：luke5347
計算全息close all clc clear A=zeros(64) A(15:20,20:40)=1 A(15:50,20:25)=1 A(45:50,20:40)=1 A(30:34,20:35)=1 ％ ppp=exp(rand(64)*pi*2*i) A=A.*ppp ％ Author s email: zjliu2001@163.com figure imshow(abs(A),[]) Fa=fft2(fftshift(A)) Fs=fftshift(Fa) Am=abs(Fs) ％ amplitude Ph=angle(Fs) ％ phase s=11 ％ 這表示邊長嗎？ cgh=zeros(64*s) th=MAx(MAx(abs(Fs)))
上傳時間： 2014-10-13
上傳用戶：wweqas
VHDL語言編寫，實現雙向移位寄存器功能，在MAx+plus軟件下實現
上傳時間： 2014-07-13
上傳用戶：宋桃子
采用VHDL語言編寫的二-十進制編碼器，在MAx+plus軟件上實現，其中包括演示截圖。
上傳時間： 2017-01-11
上傳用戶：sssl
