VLSi KL partitioning Algorithm based programme for 100 nodes. It s dynamic progremme so by changing the MAx value we can change the number of nodes in the network.
標(biāo)簽： partitioning Algorithm programme progremme
上傳時間： 2013-12-05
上傳用戶：wweqas
一篇關(guān)于7128CPLD的英文介紹，里面包含了44腳到100引腳各個型號的MAx系列cpld
上傳時間： 2014-01-23
上傳用戶：mpquest
數(shù)字頻率計是一種用來測試周期性變化信號工作頻率的裝置。其原理是在規(guī)定的單位時間（閘門時間）內(nèi)，記錄輸入的脈沖的個數(shù)。我們可以通過改變記錄脈沖的閘門時間來切換測頻量程。本文利用EDA技術(shù)中的MAx+plusⅡ作為開發(fā)工具,設(shè)計了基于FPGA的8位十進制頻率計,并下載到在系統(tǒng)可編程實驗板的EPF10K20TC144-4器件中測試實現(xiàn)了其功能。
標(biāo)簽： 數(shù)字頻率計 周期 變化 信號
上傳時間： 2013-12-31
上傳用戶：1079836864
生成Trick文件工具 1.Open command line 2.input tricktest Usage: TrickTest -f -o -i -f source mpeg2 file to trick -o trick output directory -i output file id -m MAx coding error, default 0 -b MAx bitrate for trick generate, default 0 mean no limit -s trick buffer block size, must be n*188 -l log file, default c:\tricktest.log example: tricktest -f 黑鷹行動.mpg -o c:\temp -i A -m 1000 -b 3750000 soure file: 黑鷹行動.mpg output directory: c:\temp filename: 000000A,000000A.ff,000000A.fr,000000A.vvx MAx coding error: 1000 trick generation speed: 3750000 bps a
標(biāo)簽： TrickTest tricktest command source
上傳時間： 2014-01-23
上傳用戶：水口鴻勝電器
系統(tǒng)介紹EDA技術(shù)的發(fā)展概述，相關(guān)概念，VHDL語言、MAx+PULS、QUARTUS的設(shè)計方法。
上傳時間： 2017-06-25
上傳用戶：003030
This routine calls the glpk library to solve a LP/MIP problem. A typical LP problem has following structure: [min|MAx] C x s.t. Ax ["="|"<="|">="] b {x <= UB} {x >= LB} The calling syntax is: [XMIN,FMIN,STATUS,EXTRA]=glpkmex(SENSE,C,A,B,CTYPE,LB,UB,... VARTYPE,PARAM,LPSOLVER,SAVE)
標(biāo)簽： problem following routine library
上傳時間： 2014-12-01
上傳用戶：changeboy
三： 針對帶表頭結(jié)點的單鏈表，試編寫下列函數(shù)。 (1) 定位函數(shù)Locate：在單鏈表中尋找第i個結(jié)點。若找到，則函數(shù)返回第i個結(jié)點的地址；若找不到，則函數(shù)返回NULL。 (2) 求最大值函數(shù)MAx：通過一趟遍歷在單鏈表中確定值最大的結(jié)點。 (3) 統(tǒng)計函數(shù)number：統(tǒng)計單鏈表中具有給定值x的所有元素。 (4) 建立函數(shù)create：根據(jù)一維數(shù)組a[n]建立一個單鏈表，使單鏈表中各元素的次序與a[n]中各元素的次序相同，要求該程序的時間復(fù)雜性為O(n)。 (5) 整理函數(shù)tidyup：在非遞減有序的單鏈表中刪除值相同的多余結(jié)點。
上傳時間： 2017-07-20
上傳用戶：CSUSheep
文中介紹了QPSK調(diào)制解調(diào)的原理，并基于FPGA實現(xiàn)了QPSK調(diào)制解調(diào)電路。MAx+PLUSII環(huán)境下的仿真結(jié)果表明了該設(shè)計的正確性。
標(biāo)簽： QPSK 調(diào)制解調(diào)
上傳時間： 2017-08-08
上傳用戶：hoperingcong
秒信號發(fā)生器，供初學(xué)者了解vhdl的編程方法，程序非常簡單。編程環(huán)境使用MAx+Plus IIV10.12
標(biāo)簽： 信號發(fā)生器
上傳時間： 2014-01-17
上傳用戶：xinzhch
使用VHDL語言編寫的簡易數(shù)字存儲示波器，用MAx+PlusII仿真驗證。VHDL編寫了采樣、存儲寫、存儲讀和顯示4個模塊。采樣使用ADC0809，存儲器使用6264，顯示使用DAC0832。
標(biāo)簽： VHDL 語言 編寫 數(shù)字存儲示波器
上傳時間： 2014-12-22
上傳用戶：李夢晗
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
