Ex3-23 親兄弟問題 « 問題描述： 給定n 個整數(shù)0 1 1 , , , n- a a a 組成的序列。序列中元素i a 的親兄弟元素k a 定義為： min{ | } k i j n j j i a = a a ³ a < < 。 親兄弟問題要求給定序列中每個元素的親兄弟元素的位置。元素i a 的親兄弟元素為k a 時，稱k 為元素i a 的親兄弟元素的位置。當(dāng)元素i a 沒有親兄弟元素時，約定其親兄弟元素 的位置為-1。 例如，當(dāng)n=10，整數(shù)序列為6，1，4，3，6，2，4，7，3，5 時，相應(yīng)的親兄弟元素位 置序列為：4，2，4，4，7，6，7，-1，9，-1。 « 編程任務(wù)： 對于給定的n個整數(shù)0 1 1 , , , n- a a a 組成的序列，試用抽象數(shù)據(jù)類型棧，設(shè)計一個O(n) 時間算法，計算相應(yīng)的親兄弟元素位置序列。 « 數(shù)據(jù)輸入： 由文件input.txt提供輸入數(shù)據(jù)。文件的第1 行有1 個正整數(shù)n，表示給定給n個整數(shù)。 第2 行是0 1 1 , , , n- a a a 。 « 結(jié)果輸出: 程序運行結(jié)束時，將計算出的與給定序列相應(yīng)的親兄弟元素位置序列輸出到output.txt 中。 輸入文件示例 輸出文件示例 input.txt 10 4 2 4 4 7 6 7 -1 9 -1 output.txt 6 1 4 3 6 2 4 7 3 5
上傳時間： 2013-12-17
上傳用戶：shizhanincc
本程序為模擬可校時的時鐘程序；clk--時鐘信號,rst--清零信號,set_en--校時 使能信號,faster--快進(jìn)信號,slower--快退信號,hour--小時校時,min--分鐘校 時,（hh,hl,ml,mh,sh,sl）--時，分，秒顯示信號。 校時的時候，秒清零。
標(biāo)簽： faster set_en slower 信號
上傳時間： 2013-12-06
上傳用戶：x4587
MAX+Plus2高級使用介紹和案例VHDL程序
上傳時間： 2013-12-12
上傳用戶：英雄
簡述了V HDL 語言的功能及其特點,并以 8 位串行數(shù)字鎖設(shè)計為例,介紹了在Max + plus Ⅱ10. 2 開發(fā)軟件下,利用V HDL 硬件描述語言設(shè) 計數(shù)字邏輯電路的過程和方法。并設(shè)計了密碼鎖
上傳時間： 2013-12-23
上傳用戶：yimoney
個人設(shè)計的基于VHDL的數(shù)字電子日歷 在MAX+PLUSH軟件平臺上編譯、仿真，最后將目標(biāo)文件下載到CPLD中，經(jīng)在實驗裝置上連線驗證成功
標(biāo)簽： PLUSH VHDL MAX 數(shù)字
上傳時間： 2013-12-26
上傳用戶：manking0408
在EDA的MAX+PLUS II開發(fā)環(huán)境下用VHDL編寫的全加器
上傳時間： 2016-06-14
上傳用戶：tzl1975
在MAX+PLUS II環(huán)境下用VHDL編寫的加法器
標(biāo)簽： PLUS VHDL MAX 環(huán)境
上傳時間： 2016-06-14
上傳用戶：zhangzhenyu
Applications of min-cut model.
標(biāo)簽： Applications min-cut model of
上傳時間： 2016-06-21
上傳用戶：chongcongying
摘 要: 數(shù)字密碼鎖主要完成上鎖、密碼輸入、密碼核對、開啟電鎖、密碼修改等功能.數(shù)字密碼鎖的設(shè)計電路主要包括 11 個模塊 ,各模塊由相應(yīng)的 VHDL 程序具體實現(xiàn)并分別進(jìn)行了 MAX + PLUS II 時序仿真. 最后 ,在 MAX + PLUS Ⅱ環(huán)境下進(jìn)行了整體電路的模擬仿真 ,結(jié)果表明 ,整個設(shè)計滿足要求.
標(biāo)簽： VHDL PLUS MAX 數(shù)字密碼鎖
上傳時間： 2016-06-22
上傳用戶：AbuGe
AN485_CH-MAX II CPLD 中的串行外設(shè)接口主機（verilog SPI）
標(biāo)簽： verilog CH-MAX CPLD 485
上傳時間： 2013-12-14
上傳用戶：zl5712176
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
