<tfoot id="sauap"><s id="sauap"></s></tfoot>
一種8 位I/O口的單片機顯示器和鍵盤接口
上傳時間： 2013-07-29
上傳用戶：標點符號
I/O并行口直接驅動LED顯示1. 實驗任務 如圖13所示，利用AT89S51單片機的P0端口的P0.0－P0.7連接到一個共陰數碼管的a－h的筆段上，數碼管的公共端接地。在數碼
上傳時間： 2013-06-15
上傳用戶：kytqcool
作為嵌入式系統核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術相比，我國在這一領域的研究和開發工作還相當落后，這直接影響到我國信息產業的發展。本著趕超國外先進技術，填補我國在該領域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經過幾年的探索，已經有多種自主知識產權的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結束無“芯”的歷史，并向設計出更高性能處理器的目標邁進。 艾科創新微電子公司的VEGA處理器，是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構架，采用五級流水線的設計，并且使用了高性能處理器所廣泛采用的虛擬內存管理技術。設計過程中采用自上而下的方法，根據其功能將其劃分為取指、譯碼、算術邏輯運算、內存管理、流水線控制和cache控制等幾個功能塊，使得我們在設計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結構的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結構劃分以及主要模塊的功能。作為采用虛擬內存管理技術的處理器，文章的主要部分介紹了VEGA的虛擬內存管理技術，將VEGA的內存管理單元(MMU)尤其是內部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結束總體設計并完成仿真后，并不能代表設計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，FPGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統，我們利用在線調試軟件XilinxChipscope對其進行了在線調試，修正其錯誤。 經過模塊設計到最后的FPGA驗證，VEGA完成了其邏輯設計，經過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統，達到了預計的設計要求。
上傳時間： 2013-07-07
上傳用戶：標點符號
USBCAN-I/II 智能CAN接口卡驅動庫 V1.3
上傳時間： 2013-07-11
上傳用戶：semi1981
《深入理解Android：卷I》,講述android開發中的要點，免分分享個大家！
標簽： Android
上傳時間： 2013-04-24
上傳用戶：diamondsGQ
基于FPGA流水線CPU控制器的設計與實現：在FPGA上設計并實現了一種具有MIPS風格的CPU硬布線控制器。
上傳時間： 2013-08-06
上傳用戶：qw12
]本文介紹了如何利用CPLD(復雜可編程邏輯器件)與單片機的結合實現并行I／\r\nO(輸入／輸出)接口的擴展。該設計與用8255做并行I／O接口相比，與單片機軟件完全兼容，\r\n同時擁有速度快，功耗低，價格便宜，使用靈活等特點
上傳時間： 2013-08-14
上傳用戶：xa_lgy
:針對現場可編程門陣列(FPGA)芯片的特點,研究FPGA中雙向端口I/O的設計,同時給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設計方法,選用Xilinx的Spartan2E芯片設計一個多通道圖像信號處理系統。
上傳時間： 2013-08-17
上傳用戶：xiaoyunyun
一種基于CPLD和PC I總線的視頻采集卡的設計方案
上傳時間： 2013-08-24
上傳用戶：123啊
Recent advances in low voltage silicon germaniumand BiCMOS processes have allowed the design andproduction of very high speed amplifi ers. Because theprocesses are low voltage, most of the amplifi er designshave incorporated differential inputs and outputs to regainand maximize total output signal swing. Since many lowvoltageapplications are single-ended, the questions arise,“How can I use a differential I/O amplifi er in a single-endedapplication?” and “What are the implications of suchuse?” This Design Note addresses some of the practicalimplications and demonstrates specifi c single-endedapplications using the 3GHz gain-bandwidth LTC6406differential I/O amplifi er.
上傳時間： 2013-11-23
上傳用戶：rocketrevenge
