亚洲美女久久,国产精品玖玖玖在线资源,日韩欧美精品一区二区三区经典

MODELSIM

Mentor公司的MODELSIM是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供強有力的手段，是FPGA/ASIC設(shè)計的首選仿真軟件。

MODELSIM 環(huán)境下的Verilog 源代碼

MODELSIM 環(huán)境下的Verilog 源代碼，實現(xiàn)全加器功能

標簽： MODELSIM Verilog 環(huán)境源代碼

上傳時間： 2015-06-10

上傳用戶：sardinescn
本代碼是在MODELSIM下運行的模擬8×8位的CPU

本代碼是在MODELSIM下運行的模擬8×8位的CPU，執(zhí)行程度，對深入理解CPU設(shè)計和運行原理具有重要意義

標簽： MODELSIM CPU 代碼 8位

上傳時間： 2013-12-13

上傳用戶：zhangzhenyu
MODELSIM的波形比較的功能可以將當前仿真與一個參考數(shù)據(jù)（WLF文件）進行比較

MODELSIM的波形比較的功能可以將當前仿真與一個參考數(shù)據(jù)（WLF文件）進行比較，比較的結(jié)果可以在波形窗口或者列表窗口中查看，也可以將比較的結(jié)果生成一個文本文件

標簽： MODELSIM WLF 比較波形

上傳時間： 2015-06-23

上傳用戶：tb_6877751
ML MODELSIM教程（PDF）.zip

ML MODELSIM教程（PDF）.zip

標簽： MODELSIM zip ML

上傳時間： 2015-06-24

上傳用戶：cc1915
fir在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件時的matlab模型,在MODELSIM下仿真通過

fir在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件時的matlab模型,在MODELSIM下仿真通過

標簽： dspbuilder MODELSIM matlab VHDL

上傳時間： 2013-12-05

上傳用戶：invtnewer
fft在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在MODELSIM下仿真通過

fft在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在MODELSIM下仿真通過

標簽： dspbuilder MODELSIM matlab VHDL

上傳時間： 2013-12-13

上傳用戶：baitouyu
dds在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在MODELSIM下仿真通過

dds在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在MODELSIM下仿真通過

標簽： dspbuilder MODELSIM matlab VHDL

上傳時間： 2014-01-22

上傳用戶：bcjtao
m序列在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在MODELSIM下仿真通過

m序列在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在MODELSIM下仿真通過

標簽： dspbuilder MODELSIM matlab VHDL

上傳時間： 2015-06-27

上傳用戶：zhuoying119
正弦波在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在MODELSIM下仿真通過

正弦波在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在MODELSIM下仿真通過

標簽： dspbuilder MODELSIM matlab VHDL

上傳時間： 2013-12-03

上傳用戶：cuiyashuo
crack for MODELSIM, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC de

crack for MODELSIM, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC design.

標簽： Verilog VHDL and for

上傳時間： 2015-07-10

上傳用戶：15736969615

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

MODELSIM

MODELSIM 環(huán)境下的Verilog 源代碼

本代碼是在MODELSIM下運行的模擬8×8位的CPU

MODELSIM的波形比較的功能可以將當前仿真與一個參考數(shù)據(jù)（WLF文件）進行比較

ML MODELSIM教程（PDF）.zip

fir在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件時的matlab模型,在MODELSIM下仿真通過

fft在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在MODELSIM下仿真通過

dds在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在MODELSIM下仿真通過

m序列在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在MODELSIM下仿真通過

正弦波在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在MODELSIM下仿真通過

crack for MODELSIM, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC de