以太網(wǎng)是在20世紀(jì)70年代為解決網(wǎng)絡(luò)中零散的和偶然的堵塞而開(kāi)發(fā)的，而 IEEE802.3標(biāo)準(zhǔn)是在最初的以太網(wǎng)技術(shù)基礎(chǔ)上于1980年開(kāi)發(fā)成功的。現(xiàn)在，以太網(wǎng)一詞泛指所有采用CSMA/CD協(xié)議的局域網(wǎng)。以太網(wǎng)2.0版由數(shù)字設(shè)備公司、 Intel公司和Xerox公司聯(lián)合開(kāi)發(fā)，它與IEEE802.3兼容。 本設(shè)計(jì)采用FPGA設(shè)計(jì)以太網(wǎng)控制器代替?zhèn)鹘y(tǒng)的ASCI設(shè)計(jì)方法，主要原因在于FPGA技術(shù)的特點(diǎn)，它作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原由可編程期間門電路數(shù)有限的缺點(diǎn)。使本設(shè)計(jì)的產(chǎn)品十分靈活，可以在多種用戶多種開(kāi)發(fā)平臺(tái)，硬件環(huán)境下使用而只需要對(duì)設(shè)計(jì)進(jìn)行簡(jiǎn)單的修改和編輯即可，方便了設(shè)計(jì)者和用戶的使用。 本論文主要闡述了使用FPGA設(shè)計(jì)開(kāi)發(fā)以太網(wǎng)控制器的設(shè)計(jì)開(kāi)發(fā)流程，以及研究了FPGA開(kāi)發(fā)方法和傳統(tǒng)ASIC開(kāi)發(fā)方法的區(qū)別和優(yōu)略。主要內(nèi)容為： 1．闡述FPGA技術(shù)的發(fā)展歷史，現(xiàn)狀和將來(lái)的發(fā)展趨勢(shì)。 2．詳細(xì)說(shuō)明了FPGA設(shè)計(jì)開(kāi)發(fā)以太網(wǎng)控制器的全過(guò)程，包括模塊分析功能分析以及代碼設(shè)計(jì)。 3．采用軟件仿真的方法設(shè)計(jì)和驗(yàn)證了MODELSIM仿真平臺(tái)以及仿真波形圖分析。 4．對(duì)比分析了FPGA和傳統(tǒng)的ASIC開(kāi)發(fā)過(guò)程的區(qū)別以及優(yōu)缺點(diǎn)。
標(biāo)簽： FPGA 以太網(wǎng)控制器
上傳時(shí)間： 2013-05-25
上傳用戶：changeboy
隨著移動(dòng)終端、多媒體、通信、圖像掃描技術(shù)的發(fā)展，圖像應(yīng)用日益廣泛，壓縮編碼技術(shù)對(duì)圖像處理中大量數(shù)據(jù)的存儲(chǔ)和傳輸至關(guān)重要。同時(shí)， FPGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)實(shí)現(xiàn)復(fù)雜的數(shù)字信號(hào)處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)圖像壓縮已成為一種必然趨勢(shì)。JPEG靜態(tài)圖像壓縮標(biāo)準(zhǔn)應(yīng)用非常廣泛，是圖像壓縮中主要的標(biāo)準(zhǔn)之一。研究JPEG圖像壓縮在FPGA上的實(shí)現(xiàn)，具有廣闊的應(yīng)用背景。 論文從實(shí)際工程應(yīng)用出發(fā)，通過(guò)設(shè)計(jì)圖像壓縮的IP核，完成JPEG壓縮算法在FPGA上的實(shí)現(xiàn)。首先闡述JPEG基本模式的壓縮編碼的標(biāo)準(zhǔn)，然后在設(shè)計(jì)規(guī)劃過(guò)程中，采用SOC的設(shè)計(jì)思想，給出整個(gè)系統(tǒng)的內(nèi)部結(jié)構(gòu)、層次劃分，對(duì)各個(gè)模塊的HDL實(shí)現(xiàn)進(jìn)行詳細(xì)的描述，最后完成整體驗(yàn)證。方案采用了IP核復(fù)用的設(shè)計(jì)技術(shù)，基于Xilinx公司本身的IP核，進(jìn)行了再次開(kāi)發(fā)。在研究JPEG標(biāo)準(zhǔn)的核心算法DCT的基礎(chǔ)上，加以改進(jìn)，設(shè)計(jì)了適合器件結(jié)構(gòu)的基于DA算法的DCT變換的IP核。通過(guò)結(jié)構(gòu)和算法的優(yōu)化，提高了速度，減少占用過(guò)多的片內(nèi)資源。 設(shè)計(jì)基于Xilinx的Virtex- II系列的FPGA的硬件平臺(tái),在ISE7.1中編譯綜合，最后通過(guò)Modelsim仿真驗(yàn)證。分辨率為352×288大小的源圖像，在不同的壓縮等級(jí)設(shè)置下，均測(cè)試通過(guò)。仿真驗(yàn)證的結(jié)果表明：基于FPGA的JPEG壓縮編碼占用較少的硬件資源，可在較高的工作頻率下運(yùn)行，設(shè)計(jì)在速度和資源利用率方面達(dá)到了較優(yōu)的狀態(tài)，能夠滿足一般圖像壓縮的要求。 整個(gè)設(shè)計(jì)可以作為單獨(dú)的JPEG編碼芯片也可以作為IP核添加到其他系統(tǒng)中去，具有一定的使用價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：nairui21
隨著微電子技術(shù)的高速發(fā)展，實(shí)時(shí)圖像處理在多媒體、圖像通信等領(lǐng)域有著越來(lái)越廣泛的應(yīng)用。FPGA就是硬件處理實(shí)時(shí)圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用芯片的研究將成為信息產(chǎn)業(yè)的新熱點(diǎn)。 本文以FPGA為平臺(tái)，使用VHDL硬件描述語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)了中值濾波、順序?yàn)V波、數(shù)學(xué)形態(tài)學(xué)、卷積運(yùn)算和高斯濾波等圖像處理算法。在設(shè)計(jì)過(guò)程中，通過(guò)改進(jìn)算法和優(yōu)化結(jié)構(gòu)，在合理地利用硬件資源的條件下，有效地挖掘出算法內(nèi)在的并行性，采用流水線結(jié)構(gòu)優(yōu)化算法，提高了頂層濾波模塊的處理速度。在中值濾波器的硬件設(shè)計(jì)中，本文提出了一種快速中值濾波算法，該算法大大節(jié)省了硬件資源，處理速度也很快。在數(shù)學(xué)形態(tài)學(xué)算法的硬件實(shí)現(xiàn)中，本文提出的最大值濾波和最小值濾波算法大大減少了硬件資源的占用率，適應(yīng)了流水線設(shè)計(jì)的要求，提高了圖像處理速度。 整個(gè)設(shè)計(jì)及各個(gè)模塊都在Altera公司的開(kāi)發(fā)環(huán)境QuartusⅡ以及第三方仿真軟件Modelsim上進(jìn)行了邏輯綜合以及仿真。綜合和仿真的結(jié)果表明，使用FPGA硬件處理圖像數(shù)據(jù)不僅能夠獲得很好的處理效果，達(dá)到較高的工作頻率，處理速度也遠(yuǎn)遠(yuǎn)高于軟件法處理圖像，可滿足實(shí)時(shí)圖像處理的要求。 本課題為圖像處理專用FPGA芯片的設(shè)計(jì)做了有益的探索性嘗試，對(duì)今后完成以FPGA圖像處理芯片為核心的實(shí)時(shí)圖像處理系統(tǒng)的設(shè)計(jì)有著積極的意義。
上傳時(shí)間： 2013-06-08
上傳用戶：shuiyuehen1987
現(xiàn)代通信系統(tǒng)對(duì)帶寬和數(shù)據(jù)速率的要求越來(lái)越高，超寬帶(ultra-wideband，UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優(yōu)點(diǎn)，成為解決企業(yè)、家庭、公共場(chǎng)所等高速因特網(wǎng)接入的需求與越來(lái)越擁擠的頻率資源分配之間的矛盾的技術(shù)手段。 論文主要圍繞兩方面展開(kāi)分析：一是介紹用于UWB無(wú)載波脈沖調(diào)制及直接序列碼分多址調(diào)制(DS-CDMA)的新型脈沖，即Hermite正交脈沖，并且分析了這種構(gòu)建UWB多元通信和多用戶通信的系統(tǒng)性能。二是分析了UWB的多帶頻分復(fù)用物理層提案(MBOA)的調(diào)制技術(shù)，并在FPGA上實(shí)現(xiàn)了調(diào)制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調(diào)制系統(tǒng)，獲得高數(shù)據(jù)速率。調(diào)整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調(diào)制的接收機(jī)需要M/2個(gè)相關(guān)器，遠(yuǎn)比M元正交調(diào)制所需的相關(guān)器數(shù)量少。誤碼率一定時(shí)，維數(shù)M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動(dòng)時(shí)延的影響，但當(dāng)抖動(dòng)時(shí)延范圍小于0.02ns時(shí)，其影響較為不明顯。本文認(rèn)為1～8階的Hermite脈沖皆可用，可構(gòu)成16元雙正交系統(tǒng)。 正交Hermite脈沖集也可以構(gòu)造UWB多用戶系統(tǒng)。各用戶的信息用不同的Hermite脈沖同時(shí)傳輸，其多用戶的誤比特率上限低于高斯單脈沖構(gòu)成的PPM多用戶系統(tǒng)的誤比特率，所以其系統(tǒng)性能更優(yōu)。正交Hermite脈沖還可以用于UWB的DS-CDMA調(diào)制，在8個(gè)脈沖可用的情況下，最多可容64個(gè)用戶同時(shí)通信。 基于MBOA提出的UWB物理層協(xié)議，本文用Verilog硬件語(yǔ)言實(shí)現(xiàn)了調(diào)制與解調(diào)結(jié)構(gòu)，并用Modelsim做了時(shí)序驗(yàn)證。用Verilog編程實(shí)現(xiàn)的輸出數(shù)據(jù)與Matlab生成的UWB建模的輸出結(jié)果一致。為了達(dá)到UWBMB-OFDM系統(tǒng)的FFT處理器的要求，一個(gè)混和基多通道流水線的FFT算法結(jié)構(gòu)被提出。其有效的實(shí)現(xiàn)方法也被提出。這種結(jié)構(gòu)采用多通道以獲得高的數(shù)據(jù)吞吐量。此外，它用于存儲(chǔ)和復(fù)數(shù)乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復(fù)數(shù)乘法器的數(shù)量。在132MHz的工作頻率下，整個(gè)128點(diǎn)FFT變換在此結(jié)構(gòu)模式下只需要242.4ns,滿足了MBOA的要求。
上傳時(shí)間： 2013-07-29
上傳用戶：TI初學(xué)者
卷積編碼是深空通信系統(tǒng)和無(wú)線通信系統(tǒng)中常用的一種編碼方式。Viterbi碼算法是卷積碼的一種最大似然譯碼算法，它按照最大似然譯碼準(zhǔn)則，在網(wǎng)格圖上找出一條最大似然路徑來(lái)得到譯碼結(jié)果。本設(shè)計(jì)的主要內(nèi)容是3比特軟判決Viterbi譯碼器的FPGA實(shí)現(xiàn)，設(shè)計(jì)是采用硬件VHDL語(yǔ)言來(lái)完成，并在ModelSim和Quartus Ⅱ軟件環(huán)境下進(jìn)行編譯和仿真。在論文中介紹了Viterbi譯碼器的各模塊的各種算法，并著重介紹了本設(shè)計(jì)所采用的具體方法，通過(guò)仿真和測(cè)試，驗(yàn)證了設(shè)計(jì)的正確性。最后，介紹了Viterbi譯碼器在未來(lái)通信中的發(fā)展和應(yīng)用。
上傳時(shí)間： 2013-07-02
上傳用戶：壞天使kk
本文主要對(duì)基于FPGA芯片的橢圓曲線密碼算法的實(shí)現(xiàn)及優(yōu)化設(shè)計(jì)進(jìn)行了研究。由于點(diǎn)乘運(yùn)算極大影響了橢圓曲線密碼系統(tǒng)的加/解密速度，本文對(duì)點(diǎn)乘運(yùn)算的FPGA設(shè)計(jì)進(jìn)行了重點(diǎn)優(yōu)化。首先比較分析了三種點(diǎn)乘算法，從運(yùn)算復(fù)雜度的角度確定了蒙哥馬里算法是最利于FPGA芯片實(shí)現(xiàn)的。然后根據(jù)蒙哥馬里算法，用VerilogHDL語(yǔ)言實(shí)現(xiàn)了基于FPGA芯片的橢圓域中的基本運(yùn)算(模加、模乘、模平方和模逆)。通過(guò)三種模乘算法在FPGA上的實(shí)現(xiàn)，設(shè)計(jì)出一種串并混合的乘法器，達(dá)到了面積與速度的最佳匹配。 本文利用Modelsim對(duì)本課題設(shè)計(jì)的硬件系統(tǒng)進(jìn)行了仿真實(shí)驗(yàn)，驗(yàn)證了所設(shè)計(jì)的硬件系統(tǒng)完成了橢圓曲線密碼算法在FPGA上的實(shí)現(xiàn)。最后使用SynplifyPro進(jìn)行綜合及布局布線，綜合報(bào)告文件證明了本課題所設(shè)計(jì)的ECC加密系統(tǒng)達(dá)到了優(yōu)化芯片速度和面積的目的。
標(biāo)簽： FPGA ECC 密碼算法 優(yōu)化設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：thuyenvinh
采用自動(dòng)增益控制(AGC)技術(shù)實(shí)現(xiàn)的寬頻帶放大器在雷達(dá)系統(tǒng)及其他相關(guān)電子領(lǐng)域有著廣泛的應(yīng)用。 本文詳細(xì)討論了基于FPGA和可編程增益放大器(PGA)實(shí)現(xiàn)的自動(dòng)增益控制寬帶視頻放大器的設(shè)計(jì)及實(shí)現(xiàn)方法。首先給出了自動(dòng)增益控制寬帶放大器取樣反饋、數(shù)字控制部分的多種實(shí)現(xiàn)方案，并根據(jù)實(shí)際應(yīng)用情況及性能指標(biāo)要求進(jìn)行了方案論證。接著，分別介紹了模擬通道部分、數(shù)字取樣模塊、FPGA邏輯控制模塊及數(shù)模轉(zhuǎn)換模塊，包括它們的芯片選擇、實(shí)現(xiàn)方法和注意事項(xiàng)等。最后，對(duì)FPGA邏輯控制模塊進(jìn)行了功能分解，并以XilinxISE和Modelsim為開(kāi)發(fā)平臺(tái)完成了其子模塊的程序設(shè)計(jì)及相關(guān)階段的仿真。 本文實(shí)現(xiàn)的電路板可對(duì)帶寬達(dá)40M的信號(hào)進(jìn)行平穩(wěn)的放大并輸出較平坦的信號(hào)波形。同時(shí)，該電路板具有自動(dòng)增益及固定增益選擇能力。當(dāng)選擇自動(dòng)增益方式時(shí)，增益的改變通過(guò)增益同步脈沖觸發(fā)，觸發(fā)脈沖可由系統(tǒng)內(nèi)部周期產(chǎn)生或外部提供。
標(biāo)簽： FPGA 自動(dòng)增益控制 放大器設(shè)計(jì) 視頻
上傳時(shí)間： 2013-06-05
上傳用戶：acon
隨著雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘?hào)高速處理的要求，研究人員正尋求高速的數(shù)字信號(hào)處理算法，以滿足這種高速地處理數(shù)據(jù)的需要。常用的高速實(shí)時(shí)數(shù)字信號(hào)處理的器件有ASIC、可編程的數(shù)字信號(hào)處理芯片、FPGA，等等。 本文研究了時(shí)域FPGA上實(shí)現(xiàn)高速高階FIR數(shù)字濾波器結(jié)構(gòu)，并實(shí)現(xiàn)了高壓縮比的LFM脈沖信號(hào)的匹配濾波。文章根據(jù)FIR數(shù)字濾波器理論，分析比較實(shí)現(xiàn)了FIR濾波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上設(shè)計(jì)了高速高階FIR濾波器。并詳細(xì)進(jìn)行了分析；設(shè)計(jì)出了一個(gè)256階的線性調(diào)頻脈沖壓縮信號(hào)的匹配濾波器設(shè)計(jì)實(shí)例，并用ModelSim軟件進(jìn)行了仿真。
標(biāo)簽： FPGA FIR 濾波器設(shè)計(jì)
上傳時(shí)間： 2013-07-18
上傳用戶：yt1993410
本文主要研究基于FPGA的高速流水線工作方式的FFT實(shí)現(xiàn)。圍繞這個(gè)目標(biāo)利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設(shè)計(jì)工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的FFT中基于每一階運(yùn)算單元的高效復(fù)數(shù)乘法器的設(shè)計(jì)、各階控制單元的設(shè)計(jì)、數(shù)據(jù)存儲(chǔ)器的設(shè)計(jì)，從而完成1024點(diǎn)流水線工作方式的FFT，達(dá)到工作在50MHZ時(shí)鐘頻率的設(shè)計(jì)要求。
上傳時(shí)間： 2013-04-24
上傳用戶：KSLYZ
本文探索了自主系統(tǒng)CPU設(shè)計(jì)方法和經(jīng)驗(yàn)，同時(shí)對(duì)80C51產(chǎn)品進(jìn)行了必要的改進(jìn)。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片，在相關(guān)EDA軟件平臺(tái)的支持下進(jìn)行基于FPGA的8051芯片的設(shè)計(jì)。在已公開(kāi)的8051源代碼的基礎(chǔ)上，對(duì)其中的程序存儲(chǔ)器、指令存儲(chǔ)器做了較大幅度的修改，增加了定時(shí)器、串行收發(fā)器的軟件編寫，VerilogHDL語(yǔ)句共6000余行(見(jiàn)附錄光盤)。在設(shè)計(jì)中筆者特別的注意了源代碼中組合邏輯循環(huán)的去除，時(shí)序設(shè)計(jì)中合理確定建立時(shí)間和保持時(shí)間，保證了工作頻率的提高(工作頻率由12MHz提高到約30MHz)，串行收發(fā)器的下載實(shí)驗(yàn)驗(yàn)證了該模塊頻率的提高。對(duì)設(shè)計(jì)高頻CPU提供了有益的借鑒。本文利用Modelsim進(jìn)行了功能仿真和后仿真，利用Synplify進(jìn)行了綜合，仿真和綜合結(jié)果達(dá)到了設(shè)計(jì)的預(yù)期要求，并為下載和組成系統(tǒng)作了準(zhǔn)備工作(設(shè)計(jì)了外圍電路的PCB板圖)。
上傳時(shí)間： 2013-06-28
上傳用戶：梧桐
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
