現(xiàn)代邏輯設計 Verilog 語言
標簽： Verilog 邏輯設計 語言
上傳時間： 2016-01-20
上傳用戶：qiao8960
Handling Suspend Mode on a USB Mouse
標簽： Handling Suspend Mouse Mode
上傳時間： 2014-12-07
上傳用戶：xuan‘nian
用Verilog語言實現(xiàn)了一個8bit的超前進位加法器，其中包括測試文件。
標簽： Verilog 8bit 語言 加法器
上傳時間： 2013-12-19
上傳用戶：alan-ee
SPI串口的內(nèi)核實現(xiàn) 分verilog和HDLC實現(xiàn)
標簽： verilog HDLC SPI 串口
上傳時間： 2014-01-16
上傳用戶：qb1993225
v2html - verilog to html converter 主要為FPGA和ASIC工作人員
標簽： converter verilog v2html html
上傳時間： 2014-01-03
上傳用戶：lunshaomo
一個用verilog語言編寫的用來模擬交通信號燈的程序，包含測試文件
標簽： verilog 語言 編寫 模擬
上傳時間： 2013-12-10
上傳用戶：pinksun9
占用資源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分頻來修改波特率，模式為1個啟始位，8位數(shù)據(jù)位，1個停止位；帶1字節(jié)緩存；當緩存空時輸出空信號
標簽： verilog 115200 uart HDL
上傳時間： 2013-12-28
上傳用戶：kikye
一個verilog實現(xiàn)的crc校驗，用于fpga實現(xiàn)，快速，準確有效
標簽： verilog crc
上傳時間： 2016-01-21
上傳用戶：songrui
verilog 實現(xiàn)的hamming碼生成，用于fpga
標簽： verilog hamming
上傳用戶：xhz1993
verilog實現(xiàn)的數(shù)字濾波器，用于fpga
標簽： verilog 數(shù)字濾波器
上傳時間： 2014-12-04
上傳用戶：chenlong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
