ORCAD在使用的時(shí)候總會(huì)出現(xiàn)這樣或那樣的問(wèn)題…但下這個(gè)問(wèn)題比較奇怪…在ORCAD中無(wú)法輸出網(wǎng)表…彈出下面的錯(cuò)誤….這種問(wèn)題很是奇怪…Netlist Format: tango.dllDesign Name: D:\EDA_PROJECT\PROTEL99SE\YK\SV3200\Main.DSNERROR [NET0021] Cannot get part.[FMT0024] Ref-des not found. Possible Logical/Physical annotation conflict.[FMT0018] Errors processing intermediate file找了一天沒(méi)找到問(wèn)題…終于在花了N多時(shí)間后發(fā)現(xiàn)問(wèn)題所在…其實(shí)這個(gè)問(wèn)題就是不要使用ORCAD PSPICE 庫(kù)里面的元件來(lái)畫(huà)電路圖…實(shí)際中我是用了PSPICE里面和自己制作的二種電阻和電容混合在一起…就會(huì)出現(xiàn)這種問(wèn)題…
標(biāo)簽： orcad 無(wú)法輸出 網(wǎng)表
上傳時(shí)間： 2013-11-02
上傳用戶(hù)：sz_hjbf
This document provides practical, common guidelines for incorporating PCI Express interconnect layouts onto Printed Circuit Boards (PCB) ranging from 4-layer desktop baseboard designs to 10- layer or more server baseboard designs. Guidelines and constraints in this document are intended for use on both baseboard and add-in card PCB designs. This includes interconnects between PCI Express devices located on the same baseboard (chip-to-chip routing) and interconnects between a PCI Express device located “down” on the baseboard and a device located “up” on an add-in card attached through a connector. This document is intended to cover all major components of the physical interconnect including design guidelines for the PCB traces, vias and AC coupling capacitors, as well as add-in card edge-finger and connector considerations. The intent of the guidelines and examples is to help ensure that good high-speed signal design practices are used and that the timing/jitter and loss/attenuation budgets can also be met from end-to-end across the PCI Express interconnect. However, while general physical guidelines and suggestions are given, they may not necessarily guarantee adequate performance of the interconnect for all layouts and implementations. Therefore, designers should consider modeling and simulation of the interconnect in order to ensure compliance to all applicable specifications. The document is composed of two Main sections. The first section provides an overview of general topology and interconnect guidelines. The second section concentrates on physical layout constraints where bulleted items at the beginning of a topic highlight important constraints, while the narrative that follows offers additional insight.
標(biāo)簽： pci PCB 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2014-01-24
上傳用戶(hù)：s363994250
溫濕度傳感器 sht11 仿真程序 sbit out =P3^0; //加熱口 //sbit input =P1^1;//檢測(cè)口 //sbit speek =P2^0;//報(bào)警 sbit clo =P3^7;//時(shí)鐘 sbit ST =P3^5;//開(kāi)始 sbit EOC =P3^6;//成功信號(hào) sbit gwei =P3^4;//個(gè)位 sbit swei =P3^3;//十位 sbit bwei =P3^2;//百位 sbit qwei =P3^1;//千位 sbit speak =P0^0;//報(bào)警音 sbit bjled =P0^1;//報(bào)警燈 sbit zcled =P0^2;//正常LED int count; uchar xianzhi;//取轉(zhuǎn)換結(jié)果 uchar seth;//高時(shí)間 uchar setl;//低時(shí)間 uchar seth_mi;//高時(shí)間 uchar setl_mi;//低時(shí)間 bit hlbz;//高低標(biāo)志 bit clbz; bit spbz; ///定時(shí)中斷程序/// void t0 (void) interrupt 1 using 0 { TH0=(65536-200)/256;//5ms*200=1000ms=1s TL0=(65536-200)%256; clo=!clo;//產(chǎn)生時(shí)鐘 if(count>5000) { if(hlbz) { if(seth_mi==0){seth_mi=seth;hlbz=0;out=0;} else seth_mi--; } if(!hlbz) { if(setl_mi==0){setl_mi=setl;hlbz=1;out=1;} else setl_mi--; } count=0; } else count++; } ///////////// ///////延時(shí)/////// delay(int i) { while(--i); } ///////顯示處理/////// xianshi() { int abcd=0; int i; for (i=0;i<5;i++) { abcd=xianzhi; gwei=1; swei=1; bwei=1; qwei=1; P1=dispcode[abcd/1000]; qwei=0; delay(70); qwei=1; abcd=abcd%1000; P1=dispcode[abcd/100]; bwei=0; delay(70); bwei=1; abcd=abcd%100; P1=dispcode[abcd/10]; swei=0; delay(70); swei=1; abcd=abcd%10; P1=dispcode[abcd]; gwei=0; delay(70); gwei=1; } } doing() { if(xianzhi>100) {bjled=0;speak=1;zcled=1;} else {bjled=1;speak=0;zcled=0;} } void Main(void) { seth=60;//h60秒 setl=90;//l90秒 seth_mi=60;//h60秒 setl_mi=90;//l90秒 TMOD=0X01;//定時(shí)0 16位工作模式 TH0=(65536-200)/256; TL0=(65536-200)%256; TR0=1; //開(kāi)始計(jì)時(shí) ET0=1; //開(kāi)定時(shí)0中斷 EA=1; //開(kāi)全中斷 while(1) { ST=0; _nop_(); ST=1; _nop_(); ST=0; // EOC=0; xianshi(); while(!EOC) { xianshi(); } xianzhi=P2; xianshi(); doing(); } }
上傳時(shí)間： 2013-10-16
上傳用戶(hù)：黃蛋的蛋黃
新聞發(fā)布系統(tǒng)1.0 第一步：解開(kāi)壓縮包，到Tomcat或其他網(wǎng)絡(luò)服務(wù)器中。 第二步：請(qǐng)?jiān)赪EB-INF\classes\目錄下新建一個(gè)news文件夾，把sql_data.java和sql_data.class復(fù)制到news目錄下 ，這樣配好Beans。 第三步：在數(shù)據(jù)源ODBC中建立數(shù)據(jù)連接，點(diǎn)擊系統(tǒng)dsn，添加access數(shù)據(jù)庫(kù)，之后選擇news.mdb數(shù)據(jù)庫(kù)，完成數(shù)據(jù)庫(kù) 連接。 第四步：瀏覽器打開(kāi)http://127.0.0.1:8080/...Main.jsp。
標(biāo)簽： 1.0 新聞發(fā)布系統(tǒng)
上傳時(shí)間： 2015-02-20
上傳用戶(hù)：bcjtao
本人寫(xiě)的一個(gè)簡(jiǎn)單VCD租賃系統(tǒng)，需JDK1.5.0編譯，Main()函數(shù)在Maininterface.java文件中。
標(biāo)簽： VCD
上傳時(shí)間： 2013-12-12
上傳用戶(hù)：妄想演繹師
由于時(shí)間緊迫及事先準(zhǔn)備不足，編譯器最后定型時(shí)暴露出不少問(wèn)題及不足之處，主要有以下一些方面： 不支持?jǐn)?shù)組數(shù)據(jù)類(lèi)型，這是文法分析器設(shè)計(jì)時(shí)的一個(gè)疏漏，由于時(shí)間關(guān)系，最后只得把掃描器中已做好的相關(guān)的數(shù)組部分刪去。 對(duì)于float數(shù)據(jù)類(lèi)型的支持，直到語(yǔ)義分析都是正常的，也能生成相應(yīng)的匯編代碼，但由于我們對(duì)8086/8088指令系統(tǒng)本身了解不足，這樣的匯編代碼將只能做到含義上完全忠實(shí)于源程序，但不能運(yùn)行。 對(duì)于局部變量的支持，則于時(shí)間緊迫，所有的局部變量全被處理成靜態(tài)變量。使遞歸函數(shù)不能得到正確的結(jié)果。 對(duì)于函數(shù)調(diào)用語(yǔ)句，不進(jìn)行參數(shù)匹配檢查，如果參數(shù)數(shù)量不對(duì)，也將能通過(guò)編譯，但運(yùn)行時(shí)將產(chǎn)生非法操作。 對(duì)&& !等邏輯操作在最后生成代碼時(shí)處理比較粗燥，生成的代碼在邏輯復(fù)雜時(shí)將不能保證運(yùn)行正常。 接下來(lái)有一些，不能說(shuō)是缺陷，但必須說(shuō)明的問(wèn)題： 對(duì)于Main函數(shù)，沒(méi)有參數(shù)表，通回類(lèi)型也必須為void，但如果寫(xiě)上參數(shù)表及其他返回類(lèi)型也能編譯通過(guò)，生成代碼時(shí)將簡(jiǎn)單地忽略，不影響最后的代碼的運(yùn)行。 對(duì)于while,for,if語(yǔ)句，其語(yǔ)句體不管是一句還是多句，必須都有｛｝圍起來(lái)。這跟C語(yǔ)言中若是一句則可省略｛｝不同。
標(biāo)簽：
上傳時(shí)間： 2015-03-14
上傳用戶(hù)：gmh1314
一個(gè)電話報(bào)警系統(tǒng)源碼 /*------------- 泰興電子集團(tuán) ------------------ *---------------------------------------------- *文件名: Main.C *開(kāi)發(fā)： www.at90s1200.go.nease.net *創(chuàng)建日期: 2004-6-30 16:19 *創(chuàng)建人： 尹剛 *功能: 主程序
上傳時(shí)間： 2015-03-17
上傳用戶(hù)：腳趾頭
學(xué)籍管理系統(tǒng)!利用C語(yǔ)言實(shí)現(xiàn)! 在構(gòu)思基本模塊時(shí)，訂立了“讀取文件到內(nèi)存形成鏈表，對(duì)鏈表的操作，將內(nèi)存的鏈表內(nèi)容保存到文件”三大基本塊。 讀取文件：在Main函數(shù)里完成。原理是，先檢查文件指針是否在末尾，若否，則在內(nèi)存開(kāi)辟一個(gè)單位長(zhǎng)度，在文件中讀取單位長(zhǎng)度數(shù)據(jù)入該空間中，并彼此構(gòu)成鏈表。采取帶參數(shù)的主函數(shù)，以保證保存文件的多樣性。 對(duì)鏈表的操作：可分為插入（建立），刪除，查找，修改，排序。五大基本功能。分別用五個(gè)函數(shù)完成。這里不一一描述。其中，刪除，查找，修改都是要用到查找一個(gè)數(shù)據(jù)的操作。所以，在編寫(xiě)查找函數(shù)時(shí)，兼顧了刪除，修改操作所需的元素。在刪除中，嘗試書(shū)中原始方法，而修改操作則保留我原有的引用。排序函數(shù)中，設(shè)想對(duì)已有的各項(xiàng)排序，因此按照每項(xiàng)再另建函數(shù)。通過(guò)代碼量上的增加來(lái)確保運(yùn)行的一次可行性。每次運(yùn)行完都返回一個(gè)head值。再通過(guò)主函數(shù)的數(shù)據(jù)顯示循環(huán)顯示結(jié)果。 保存操作：關(guān)閉已打開(kāi)文件。用“寫(xiě)”的形式建立同名的（同時(shí)自動(dòng)刪除原有的），將內(nèi)存中的鏈表完全輸出到文件中。
標(biāo)簽： 管理系統(tǒng) C語(yǔ)言 模塊
上傳時(shí)間： 2014-01-03
上傳用戶(hù)：dsgkjgkjg
簡(jiǎn)單介紹一下，整個(gè)工程分為5個(gè)文件：Main.c ----- 程序的入口點(diǎn)，其實(shí)很簡(jiǎn)單，就是調(diào)用兩個(gè)函數(shù)。Global.h ----- 定義了一些全局變量及宏P(guān)arse.h ----- 語(yǔ)法分析器的主要算法Prece.h ----- 定義和實(shí)現(xiàn)了一些關(guān)于優(yōu)先級(jí)的操作Stack.h ----- 定義和實(shí)現(xiàn)了一個(gè)棧及其操作編譯的時(shí)候只要用TC2.0或者WinTC打開(kāi)Main.c文件進(jìn)行編譯就好了。如發(fā)現(xiàn)有Bug請(qǐng)?jiān)谶@里貼出來(lái)或者把修改后的代碼跟帖在這里:)總之，這個(gè)工程僅僅是一個(gè)簡(jiǎn)單示例，告訴大家怎么樣把課堂上學(xué)到的知識(shí)運(yùn)用到實(shí)際編程當(dāng)中去，工程中所用到的模塊化思想，數(shù)據(jù)結(jié)構(gòu)等知識(shí)都是大家學(xué)過(guò)的，大三了，希望大家在最后這段時(shí)間里把寫(xiě)程序的本領(lǐng)練就出來(lái)。:)
標(biāo)簽：
上傳時(shí)間： 2015-03-18
上傳用戶(hù)：13160677563
詞法分析程序，可對(duì)以下的C源程序進(jìn)行分析：Main() {int a[12] ,sum for(i=1 i<=12 i++) {for(j=1 j<=12 j++)scanf("%d",&a[i][j]) } for(i=12 i>=1 i--){ for(j=12 j>=1 j--){ if(i==j&&i+j==13)sum+=a[i][j] } } printf("%c",sum) }
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：skhlm
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
