隨著安全通信數(shù)據(jù)速率的提高,關鍵數(shù)據(jù)加密算法的軟件實施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達到所要求的加密處理性能(每秒的SSL或RSA運算次數(shù))基準.網(wǎng)絡的迅速發(fā)展,對安全性的需要變得越來越重要.然而,盡管網(wǎng)絡技術進步很快,安全性問題仍然相對落后.由于FPGA所提供的設計優(yōu)勢,特別是新的高速版本,網(wǎng)絡系統(tǒng)設計人員可以在這些網(wǎng)絡設備中經(jīng)濟地實現(xiàn)安全性支持.FPGA是實現(xiàn)設計靈活性和功能升級的關鍵,對于容錯、IPSec協(xié)議和系統(tǒng)接口問題而言這兩點非常重要.而且,FPGA還為網(wǎng)絡系統(tǒng)設計人員提供了適應不同安全處理功能以及隨著安全技術的發(fā)展方便地增加對新技術支持的能力.標準加密/解決以及認證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結構,著重論述了加密卡上加密模塊的實現(xiàn),即用FPGA實現(xiàn)3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實現(xiàn)進行仿真,并繪制了板卡的原理圖,對PCI接口原理進行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術發(fā)展趨勢,并重點說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結構,遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強,速度也非?？?但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產(chǎn)品成熟等特點,是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應說明.并由此得出電路原理圖的繪制.文章的重點之一在于3DES算法及IDEA、MD5算法的FPGA實現(xiàn),以Xilinx公司VIRTEXII結構的VXC2V3000為例,闡述用FPGA高速實現(xiàn)3DES算法及IDEA、MD5算法的設計要點及關鍵部分的設計.
上傳時間： 2013-04-24
上傳用戶：qazwsc
隨著科技的發(fā)展和社會的進步，數(shù)字電視已逐漸成為現(xiàn)代電視的主流。利用今年是奧運年的契機，研究和推廣數(shù)字電視廣播具有重大的意義。2006年8月底我國出臺的數(shù)字多媒體/電視廣播(DMB-T)標準，確立了中國自己的技術標準。以此來發(fā)展擁有自主知識產(chǎn)權的數(shù)字電視事業(yè)，不僅可以滿足廣大人民群眾日益增長的物質(zhì)、文化要求，還可以帶動相關產(chǎn)業(yè)快速發(fā)展。 本課題在深入研究DMB-T國家標準的基礎上，首先對系統(tǒng)的調(diào)制系統(tǒng)進行了設計規(guī)劃，然后對信道調(diào)制的星座映射、系統(tǒng)信息插入、幀體數(shù)據(jù)處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設計和仿真，并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(TDS-OFDM)是DMB-T調(diào)制系統(tǒng)的關鍵技術之一。由于載波數(shù)不是2的整數(shù)次冪，考慮到實現(xiàn)的有效性，不能采用現(xiàn)已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調(diào)制系統(tǒng)中特有的3780點IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能，綜合利用了三種算法優(yōu)勢，考慮了算法的復雜度、運算的速度、資源的消耗，設計出一種新的算法，進行了Matlab驗證和基于FPGA(現(xiàn)場可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數(shù)已很逼近4096點FFT算法。 DMB-T發(fā)射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數(shù)在實現(xiàn)中比較苛刻，所以是設計的難點之一。本課題利用Matlab工具采用了等紋波最優(yōu)濾波的方法設計了169階數(shù)字濾波器，其阻帶衰減達到了46.9dB，完全符合標準的要求；利用四倍插值的方法實現(xiàn)了I、Q合路的該濾波器的FPGA設計，并進行了設計優(yōu)化，顯著降低了濾波器的運算量，大大節(jié)約了實現(xiàn)該濾波器所需的乘法器資源。
上傳時間： 2013-06-28
上傳用戶：camelcamel690
近年來，隨著網(wǎng)絡技術的發(fā)展和視頻編碼標準受到廣泛接受，視頻點播、視頻流和遠程教育等基于網(wǎng)絡的多媒體業(yè)務逐漸普及。為了對擁有不同終端資源，不同接入網(wǎng)絡以及不同興趣的用戶提供靈活的多媒體數(shù)據(jù)訪問服務，多媒體數(shù)據(jù)的內(nèi)容需要根據(jù)應用環(huán)境動態(tài)調(diào)整，轉碼正是實現(xiàn)這一挑戰(zhàn)性任務的關鍵技術之一。 視頻轉碼對時間的要求非常苛刻，以至于用高速的通用微處理器芯片也無法在規(guī)定的時間內(nèi)完成必要的運算。因此，必須為這樣的運算設計一個專用的高速硬線邏輯電路，在高速FPGA器件上實現(xiàn)或制成高速專用集成電路。用高密度的FPGA來構成完成轉碼算法所需的電路系統(tǒng)，實現(xiàn)專用集成電路的功能，因其成本低、設計周期短、功耗小、可靠性高、使用靈活等優(yōu)點而成為適合本課題的最佳選擇。 本文根據(jù)MPEG-2中可變長編碼(VLC)理論，采用了兩級查找表減少了VLC存儲空間的使用，完成VLC編碼的實現(xiàn)。根據(jù)MPEG-2中關于System Packet的定義，針對FPGA可實現(xiàn)性，以空間換取復雜度的減少，實現(xiàn)了PES包的打包模塊。根據(jù)MPEG-2相應的轉碼理論，完成了對系統(tǒng)解碼模塊相應的連接和調(diào)試，對解碼模塊以真實的bit流進行了貼近板級的情況的仿真。根據(jù)MPEG-2中TM5的算法的局限性，分析得出只需要對P幀進行相應處理即可改進場景變換對視頻質(zhì)量的影響，完成對TM5的算法的改進。通過性能估算和電路仿真，各模塊的吞吐率能夠滿足轉碼系統(tǒng)的要求。
上傳時間： 2013-07-22
上傳用戶：shinesyh
隨著集成電路的設計規(guī)模越來越大，F(xiàn)PGA為了滿足這種設計需求，其規(guī)模也越做越大，傳統(tǒng)平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制，其次就是計算機軟件面臨很大挑戰(zhàn)，所有復雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力，多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內(nèi)部包含多個邏輯單元(相對于傳統(tǒng)的單一邏輯單元)，并且內(nèi)部的邏輯單元之間共享連線資源，這種結構有利于減少芯片面積和提高布通率。與此同時，F(xiàn)PGA的EDA設計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當大的。 本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網(wǎng)數(shù)和外部使用的引腳數(shù)，從而達到減少布線所需的通道數(shù)。該算法和以前的算法相比較，無論從面積，還是通道數(shù)方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內(nèi)部連線資源做了分析，如何設計可配置邏輯單元內(nèi)部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。 另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現(xiàn)某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數(shù)，采用較好的目標函數(shù)來達到較優(yōu)結果。
上傳時間： 2013-04-24
上傳用戶：zhaoq123
將客戶原始文件轉換為GERBER文件是電路板廠的制前工程師必定的程序，但如何保證轉換后的GERBER文件與客戶的設計意圖一致？如果轉換的GERBER文件錯了，不論您怎么處理，做出來的PCB仍然是錯誤的。所以，在轉換GERBER這一步驟絕對不允許出錯，否則以后的工作就會不僅僅是白費工夫，并且是吃力不討好。 作為PCB的設計人員，是否常常被PCB制板廠投訴自己提供的資料無法正常打開？作為PCB制板廠的CAM人員是否又常常因為客戶提供的資料不統(tǒng)一而延誤產(chǎn)品的加工進度呢？ 這到底是誰惹得禍？原來在PCB行業(yè)中有眾多EDA軟件，并且是互不兼容，導致PCB制板廠的CAM人員無法辨認客戶提供的資料是何種軟件設計的；為了避免類似的情況出現(xiàn)，故必須將各種CAD格式的文件轉換成一種統(tǒng)一的格式，那就是GERBER格式。 本教材收錄了PCB行業(yè)中最常用的CAD軟件（如：PowerPCB、Protel v2.5、Protel 99SE、AutoCAD2004）進行詳盡解說轉換GERBER的步驟及注意事項。隨著軟件版本不斷更新，編者于2006年應網(wǎng)友要求，增加PADS2005 sp2、Protel DXP、Allegro 15.2、P-CAD2004等CAD軟件轉換GERBER的步驟及注意事項。
上傳時間： 2013-04-24
上傳用戶：sowhat
本文從工程設計和應用出發(fā),根據(jù)某機載設備直接序列擴頻(DS-SS)接收機聲表面波可編程抽頭延遲線(SAW.P.TDL)中頻相關解擴電路的指標要求,提出了基于FPGA器件的中頻數(shù)字相關解擴器的替代設計方案,通過理論分析、軟件仿真、數(shù)學計算、電路設計等方法和手段,研制出了滿足使用環(huán)境要求的工程化的中頻數(shù)字相關器,經(jīng)過主要性能參數(shù)的測試和環(huán)境溫度驗證試驗,并在整機上進行了試驗和試用,結果表明電路性能指標達到了設計要求。對工程應用中的部分問題進行了初步研究和分析,其中較詳細地分析了SAW卷積器、SAW.P.TDL以及中頻數(shù)字相關器在BPSK直擴信號相關解擴時的頻率響應特性。 論文的主要工作在于： (1)根據(jù)某機載設備擴頻接收機基于SAW.P.TDL的中頻解擴電路要求,進行理論分析、電路設計、軟件編程,研制基于FPGA器件的中頻數(shù)字相關器,要求可在擴頻接收機中原位替代原SAW相關解擴電路； (2)對中頻數(shù)字相關器的主要性能參數(shù)進行測試,進行了必要的高低溫等環(huán)境試驗,確定電路是否達到設計指標和是否滿足高低溫等環(huán)境條件要求； (3)將基于FPGA的中頻數(shù)字相關器裝入擴頻接收機,與原SAW.P.TDL中頻解擴電路置換,確定與接收機的電磁兼容性、與中放電路的匹配和適應性,測試整個擴頻接收機的靈敏度、動態(tài)范圍、解碼概率等指標是否滿足接收機模塊技術規(guī)范要求； (4)將改進后的擴頻接收機裝入某機載設備,測試與接收機相關的性能參數(shù),整機進行高低溫等主要環(huán)境試驗,確定電路變化后的整機設備各項指標是否滿足其技術規(guī)范要求； (5)通過對基于FPGA的中頻數(shù)字相關器與SAW.P.TDL的主要性能參數(shù)進行對比測試和分析,特別是電路對頻率偏移響應特性的對比分析,從而得出初步的結論。
標簽： 中頻 數(shù)字 工程實現(xiàn)
上傳時間： 2013-06-22
上傳用戶：徐孺
采用現(xiàn)場可編程門陣列(FPGA)可以快速實現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時常常需要數(shù)小時的時間，以至于許多設計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。 許多布線算法已經(jīng)被開發(fā)并獲得應用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當實際問題具有嚴格的布線約束條件時，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結果可歸納如下。 1、在全面調(diào)查FPGA結構的最新研究動態(tài)的基礎上，確定了一種FPGA布線結構模型，即一個基于SRAM的對稱陣列(島狀)FPGA結構作為研究對象，該模型僅需3個適合的參數(shù)即能表示布線結構。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規(guī)模電路作為基準，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預制電路上運行。 2、詳細研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動的布線算法PathFinder，一種快速的時延驅(qū)動的布線算法VPR430和一種協(xié)商A
上傳時間： 2013-05-18
上傳用戶：ukuk
BGA布線指南 BGA CHIP PLACEMENT AND ROUTING RULE BGA是PCB上常用的組件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以bga的型式包裝，簡言之，80﹪的高頻信號及特殊信號將會由這類型的package內(nèi)拉出。因此，如何處理BGA package的走線，對重要信號會有很大的影響。 通常環(huán)繞在BGA附近的小零件，依重要性為優(yōu)先級可分為幾類： 1. by pass。 2. clock終端RC電路。 3. damping（以串接電阻、排組型式出現(xiàn)；例如memory BUS信號） 4. EMI RC電路（以dampin、C、pull height型式出現(xiàn)；例如USB信號）。 5. 其它特殊電路（依不同的CHIP所加的特殊電路；例如CPU的感溫電路）。 6. 40mil以下小電源電路組（以C、L、R等型式出現(xiàn)；此種電路常出現(xiàn)在AGP CHIP or含AGP功能之CHIP附近，透過R、L分隔出不同的電源組）。 7. pull low R、C。 8. 一般小電路組（以R、C、Q、U等型式出現(xiàn)；無走線要求）。 9. pull height R、RP。 中文DOC，共5頁，圖文并茂
上傳時間： 2013-04-24
上傳用戶：cxy9698
隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I域得到了廣泛應用。 近年來，集成電路和數(shù)字通信技術飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片，在電子設計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展狀況、國內(nèi)國際的數(shù)字電視標準，并詳細介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計，其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實現(xiàn)，ASI到SPI的轉換，信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標測試。 最終系統(tǒng)指標測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達到了國標的要求。
上傳時間： 2013-07-05
上傳用戶：leehom61
常用PCB封裝庫.rar常用P常用PCB封裝庫.rarCB封裝庫.rar常用PCB封裝庫.rar
上傳時間： 2013-07-21
上傳用戶：003030
