亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

PCI-Labcard

  • 基于FPGA和DSP的紅外圖像預(yù)處理算法研究

    隨著微電子技術(shù)的發(fā)展,可編程邏輯器件取得了迅速的發(fā)展,其功能日益強(qiáng)大,F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長(zhǎng),近來(lái)推出的FPGA都針對(duì)數(shù)字信號(hào)處理的特點(diǎn)做了特定設(shè)計(jì),集成了存儲(chǔ)器、鎖相環(huán)(PLL)、硬件乘法器、DSP模塊等,通過(guò)使用各個(gè)公司提供的FPGA開(kāi)發(fā)軟件使用硬件描述語(yǔ)言,可以實(shí)現(xiàn)特定的信號(hào)處理算法,如FFT、FIR等算法,為電子設(shè)計(jì)工程師提供了新的選擇。實(shí)時(shí)圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來(lái)完成整個(gè)復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類(lèi),F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長(zhǎng)處,對(duì)于算法實(shí)現(xiàn)簡(jiǎn)單、運(yùn)算量大、實(shí)時(shí)性高的這類(lèi)處理過(guò)程由大容量高性能的FPGA實(shí)現(xiàn),DSP則用來(lái)處理經(jīng)過(guò)預(yù)處理后的圖像數(shù)據(jù),來(lái)運(yùn)行算法結(jié)構(gòu)復(fù)雜,乘加運(yùn)算多的算法。整個(gè)系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個(gè)部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及應(yīng)用,完成了Stratix芯片的選型。設(shè)計(jì)了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計(jì)圖。并對(duì)電路板進(jìn)行調(diào)試,工作正常。(2)完成了FPGA程序下載電纜的PCB電路設(shè)計(jì),并調(diào)試成功,應(yīng)用到FPGA的調(diào)試下載配置中,取得了良好的實(shí)驗(yàn)與經(jīng)濟(jì)效果。(3)充分利用FPGA的設(shè)計(jì)開(kāi)發(fā)軟件與工具,完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實(shí)現(xiàn),并給出了詳細(xì)的實(shí)現(xiàn)過(guò)程。將算法下載到FPGA芯片,經(jīng)過(guò)試驗(yàn)調(diào)試,達(dá)到要求。(4)研究了PCI接口通訊的實(shí)現(xiàn)方式,選用PCI9054芯片實(shí)現(xiàn)通訊,完成PCI接口電路設(shè)計(jì),經(jīng)過(guò)調(diào)試,實(shí)現(xiàn)了中斷、DMA等方式,滿足了數(shù)據(jù)傳輸?shù)囊蟆#?)學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu),完成了DSP外圍存儲(chǔ)器的擴(kuò)展、時(shí)鐘信號(hào)發(fā)生以及電源模塊等外圍電路的設(shè)計(jì)。

    標(biāo)簽: FPGA DSP 紅外 圖像預(yù)處理

    上傳時(shí)間: 2013-07-16

    上傳用戶:xiaowei314

  • 基于ARM處理器的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

    在現(xiàn)代工業(yè)測(cè)控領(lǐng)域,人們對(duì)數(shù)據(jù)采集的要求越來(lái)越高;不僅要求高速、高精度還要求采集設(shè)備便攜化、網(wǎng)絡(luò)化和智能化,此外還需要友好的人機(jī)界面。傳統(tǒng)的8/16位單片機(jī)因資源極度受限,難以滿足上述要求;而PCI或ISA數(shù)據(jù)采集卡,則存在著安裝麻煩、價(jià)格昂貴且電磁兼容性差等缺點(diǎn)。32位嵌入式微處理器的出現(xiàn)很好地解決了上述矛盾,本文的研究正是基于ARM的嵌入式數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)。 本文以齒輪箱或機(jī)械轉(zhuǎn)軸的振動(dòng)信號(hào)為采集對(duì)象設(shè)計(jì)了基于ARM處理器和嵌入式Linux的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)硬件平臺(tái)以S3C2410主控板和自行研制的振動(dòng)信號(hào)調(diào)理板為核心,在此基礎(chǔ)上擴(kuò)展了UART、RS485、USB、TCP/IP以及單總線通信接口,適應(yīng)多種條件下的數(shù)據(jù)傳輸。同時(shí)系統(tǒng)提供了LCD顯示和觸摸屏輸入模塊,具備良好的人機(jī)交互功能。軟件方面,搭建Linux交叉開(kāi)發(fā)環(huán)境,實(shí)現(xiàn)了基于Linux操作系統(tǒng)的Bootloader的移植。最后,根據(jù)課題需要,完成了A/D采樣和單總線驅(qū)動(dòng)程序的設(shè)計(jì)。 本嵌入式數(shù)據(jù)采集系統(tǒng)存儲(chǔ)容量大,硬件接口豐富,軟件資源配置靈活,設(shè)計(jì)方案具有很好的通用性和可擴(kuò)展性。

    標(biāo)簽: ARM 處理器 數(shù)據(jù)采集 系統(tǒng)設(shè)計(jì)

    上傳時(shí)間: 2013-05-28

    上傳用戶:D&L37

  • 基于ARM的嵌入式遠(yuǎn)程視頻監(jiān)控系統(tǒng)的研究與實(shí)現(xiàn)

    嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)是一種以嵌入式技術(shù)、視頻編碼技術(shù)和網(wǎng)絡(luò)傳輸技術(shù)為核心的新型視頻監(jiān)控系統(tǒng),它在穩(wěn)定性、實(shí)時(shí)性、處理速度、功能、價(jià)格、擴(kuò)展性等方面和傳統(tǒng)的視頻監(jiān)控系統(tǒng)相比有著突出的優(yōu)勢(shì),同時(shí)也代表著目前視頻監(jiān)控系統(tǒng)研究和發(fā)展的方向。 本文研究并實(shí)現(xiàn)了以微處理器S3C2440和嵌入式Linux操作系統(tǒng)為核心的嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)。論文首先介紹了嵌入式視頻監(jiān)控技術(shù)的發(fā)展趨勢(shì)和研究現(xiàn)狀,而后闡述了該系統(tǒng)硬件總體設(shè)計(jì)方案,討論了基于嵌入式Linux操作系統(tǒng)的開(kāi)發(fā)平臺(tái)的構(gòu)建,詳細(xì)論述了視頻采集、編碼、存儲(chǔ)、傳輸?shù)葐卧能浻布O(shè)計(jì),重點(diǎn)論述了基于AL9V576的視頻編碼模塊和基于TW2835的視頻處理模塊的設(shè)計(jì)。 本文研究的主要內(nèi)容如下: 1、研究視頻采集單元的優(yōu)化方法,設(shè)計(jì)采用音視頻控制器TW2835采集四路模擬視頻輸入信號(hào)并疊加OSD環(huán)境信息顯示,提高了視頻處理的功能和視頻質(zhì)量; 2、研究雙核構(gòu)架,采用混合信號(hào)系統(tǒng)級(jí)芯片C8051F340控制TW2835、采集環(huán)境信息并與S3C2440串口通信,使視頻采集單元模塊化設(shè)計(jì),增加了產(chǎn)品設(shè)計(jì)的靈活性,減小了主控芯片的負(fù)擔(dān)和軟件設(shè)計(jì)的復(fù)雜性,便于產(chǎn)品功能的擴(kuò)展和二次開(kāi)發(fā); 3、研究并分析了MPEG-4的硬件實(shí)現(xiàn)方式,采用高品質(zhì)、高性能、低功率視頻壓縮芯片AL9V576進(jìn)行MPEG-4編碼,大幅提升了壓縮效率,另外還設(shè)計(jì)了SRAM主機(jī)接口與主控芯片通信,突破了傳統(tǒng)芯片大多采用的PCI接口的限制,方便模塊的組合; 4、研究并設(shè)計(jì)了CF卡存儲(chǔ)方案,實(shí)現(xiàn)了一種在嵌入式視頻服務(wù)器上的視頻檢索和存儲(chǔ)方法。

    標(biāo)簽: ARM 嵌入式遠(yuǎn)程 視頻監(jiān)控系統(tǒng)

    上傳時(shí)間: 2013-05-16

    上傳用戶:cuicuicui

  • Linux內(nèi)核空間設(shè)備驅(qū)動(dòng)程序的開(kāi)發(fā)

    本文詳細(xì)介紹了Linux平臺(tái)下內(nèi)核空間設(shè)備驅(qū)動(dòng)程序的開(kāi)發(fā)。在比較proc和dev兩種文件系統(tǒng)的基礎(chǔ)上,分別以PCI設(shè)備和USB設(shè)備的驅(qū)動(dòng)程序開(kāi)發(fā)為實(shí)例來(lái)介紹利用兩種文件系統(tǒng)開(kāi)發(fā)字符設(shè)備驅(qū)動(dòng)程序的方法。

    標(biāo)簽: Linux 內(nèi)核 設(shè)備驅(qū)動(dòng) 程序

    上傳時(shí)間: 2013-04-24

    上傳用戶:1583060504

  • 高速并行信號(hào)處理板數(shù)據(jù)接口與控制的FPGA設(shè)計(jì)

    隨著信息社會(huì)的發(fā)展,人們要處理的各種信息總量變得越來(lái)越大,尤其在處理大數(shù)據(jù)量與實(shí)時(shí)處理數(shù)據(jù)方面,對(duì)處理設(shè)備的要求是非常高的。為滿足這些要求,實(shí)時(shí)快速的各種CPU、處理板應(yīng)運(yùn)而生。這類(lèi)CPU與板卡處理數(shù)據(jù)速度快,效率高,并且不斷的完善與發(fā)展。此類(lèi)板卡要求與外部設(shè)備通訊,同時(shí)也要進(jìn)行內(nèi)部的數(shù)據(jù)交換,于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號(hào)處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計(jì)。 本文首先介紹了通用信號(hào)處理板的應(yīng)用開(kāi)發(fā)背景,包括此類(lèi)板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況,同時(shí)說(shuō)明了本人所作的主要工作。 其次,介紹了PCI接口的有關(guān)規(guī)范,給出了通用信號(hào)處理板與CPCI的J1口的設(shè)計(jì)時(shí)序;介紹了DDR存儲(chǔ)器的概況、電平標(biāo)準(zhǔn)以及功能寄存器,并給出了與DDR.存儲(chǔ)器接口的設(shè)計(jì)時(shí)序;介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況,設(shè)計(jì)了板卡與DSP的接口時(shí)序。 再次,介紹了Altera公司FPGA的程序設(shè)計(jì)流程,并使用VHDL語(yǔ)言編程完成各個(gè)模塊之間的數(shù)據(jù)傳遞,并重點(diǎn)介紹了DDR控制核的編寫(xiě)。 再次,介紹了WDM驅(qū)動(dòng)程序的結(jié)構(gòu),程序設(shè)計(jì)方法等。 最后,通過(guò)從工控機(jī)向通用信號(hào)處理板寫(xiě)連續(xù)遞增的數(shù)據(jù)驗(yàn)證了整個(gè)系統(tǒng)已經(jīng)正常工作。實(shí)現(xiàn)了信號(hào)處理板內(nèi)部數(shù)據(jù)通道設(shè)計(jì)以及與外部接口的通訊;并且還提到了對(duì)此設(shè)計(jì)以后地完善與發(fā)展。 本文所作的工作如下: 1、設(shè)計(jì)完成了處理板各接口時(shí)序,使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計(jì),使數(shù)據(jù)可以從CPCI準(zhǔn)確的傳送到DSP進(jìn)行處理,并編寫(xiě)了DSP的測(cè)試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫(xiě)。 4、完成了PCI驅(qū)動(dòng)程序的編寫(xiě)。

    標(biāo)簽: FPGA 高速并行 信號(hào)處理板 數(shù)據(jù)接口

    上傳時(shí)間: 2013-06-30

    上傳用戶:唐僧他不信佛

  • 基于FPGA和DSP的紅外圖像預(yù)處理算法研究

    隨著微電子技術(shù)的發(fā)展,可編程邏輯器件取得了迅速的發(fā)展,其功能日益強(qiáng)大,F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長(zhǎng),近來(lái)推出的FPGA都針對(duì)數(shù)字信號(hào)處理的特點(diǎn)做了特定設(shè)計(jì),集成了存儲(chǔ)器、鎖相環(huán)(PLL)、硬件乘法器、DSP模塊等,通過(guò)使用各個(gè)公司提供的FPGA開(kāi)發(fā)軟件使用硬件描述語(yǔ)言,可以實(shí)現(xiàn)特定的信號(hào)處理算法,如FFT、FIR等算法,為電子設(shè)計(jì)工程師提供了新的選擇。實(shí)時(shí)圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來(lái)完成整個(gè)復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類(lèi),F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長(zhǎng)處,對(duì)于算法實(shí)現(xiàn)簡(jiǎn)單、運(yùn)算量大、實(shí)時(shí)性高的這類(lèi)處理過(guò)程由大容量高性能的FPGA實(shí)現(xiàn),DSP則用來(lái)處理經(jīng)過(guò)預(yù)處理后的圖像數(shù)據(jù),來(lái)運(yùn)行算法結(jié)構(gòu)復(fù)雜,乘加運(yùn)算多的算法。整個(gè)系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個(gè)部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及應(yīng)用,完成了Stratix芯片的選型。設(shè)計(jì)了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計(jì)圖。并對(duì)電路板進(jìn)行調(diào)試,工作正常。(2)完成了FPGA程序下載電纜的PCB電路設(shè)計(jì),并調(diào)試成功,應(yīng)用到FPGA的調(diào)試下載配置中,取得了良好的實(shí)驗(yàn)與經(jīng)濟(jì)效果。(3)充分利用FPGA的設(shè)計(jì)開(kāi)發(fā)軟件與工具,完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實(shí)現(xiàn),并給出了詳細(xì)的實(shí)現(xiàn)過(guò)程。將算法下載到FPGA芯片,經(jīng)過(guò)試驗(yàn)調(diào)試,達(dá)到要求。(4)研究了PCI接口通訊的實(shí)現(xiàn)方式,選用PCI9054芯片實(shí)現(xiàn)通訊,完成PCI接口電路設(shè)計(jì),經(jīng)過(guò)調(diào)試,實(shí)現(xiàn)了中斷、DMA等方式,滿足了數(shù)據(jù)傳輸?shù)囊蟆#?)學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu),完成了DSP外圍存儲(chǔ)器的擴(kuò)展、時(shí)鐘信號(hào)發(fā)生以及電源模塊等外圍電路的設(shè)計(jì)。

    標(biāo)簽: FPGA DSP 紅外 圖像預(yù)處理

    上傳時(shí)間: 2013-07-22

    上傳用戶:Divine

  • 加密卡的研制與加密算法的FPGA實(shí)現(xiàn)

    隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實(shí)施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達(dá)到所要求的加密處理性能(每秒的SSL或RSA運(yùn)算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對(duì)安全性的需要變得越來(lái)越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進(jìn)步很快,安全性問(wèn)題仍然相對(duì)落后.由于FPGA所提供的設(shè)計(jì)優(yōu)勢(shì),特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟(jì)地實(shí)現(xiàn)安全性支持.FPGA是實(shí)現(xiàn)設(shè)計(jì)靈活性和功能升級(jí)的關(guān)鍵,對(duì)于容錯(cuò)、IPSec協(xié)議和系統(tǒng)接口問(wèn)題而言這兩點(diǎn)非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對(duì)新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實(shí)現(xiàn),即用FPGA實(shí)現(xiàn)3DES及IDEA、MD5算法的過(guò)程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對(duì)3DES算法及IDEA、MD5算法的實(shí)現(xiàn)進(jìn)行仿真,并繪制了板卡的原理圖,對(duì)PCI接口原理進(jìn)行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢(shì),并重點(diǎn)說(shuō)明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個(gè)系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點(diǎn)和性能,以及總線的信號(hào).由于遵從高速性的要求,我們?cè)谟布x型的時(shí)候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強(qiáng),速度也非常快,但目前價(jià)格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價(jià)格低廉,產(chǎn)品成熟等特點(diǎn),是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會(huì)對(duì)這些器件特性做相應(yīng)說(shuō)明.并由此得出電路原理圖的繪制.文章的重點(diǎn)之一在于3DES算法及IDEA、MD5算法的FPGA實(shí)現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實(shí)現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì).

    標(biāo)簽: FPGA 加密卡 加密算法

    上傳時(shí)間: 2013-04-24

    上傳用戶:qazwsc

  • 基于DSP和FPGA的運(yùn)動(dòng)控制卡的研究與開(kāi)發(fā)

    隨著微電子技術(shù)和電力電子技術(shù)的飛速發(fā)展,運(yùn)動(dòng)控制系統(tǒng)正朝著通用化、智能化、微型化的方向發(fā)展。目前,以數(shù)字信號(hào)處理器(DSP)和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)為核心的運(yùn)動(dòng)控制卡已成為運(yùn)動(dòng)控制器的發(fā)展主流。它可方便地以插卡形式嵌入PC機(jī),將PC機(jī)強(qiáng)大的信息處理能力和開(kāi)放式特點(diǎn)與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合,具有信息處理能力強(qiáng)、開(kāi)放程度高、運(yùn)動(dòng)控制方便、通用性好的特點(diǎn)。因此,本文通過(guò)對(duì)運(yùn)動(dòng)控制技術(shù)的深入研究,開(kāi)發(fā)了一款以DSP和FPGA為主控單元、基于PCI總線的運(yùn)動(dòng)控制卡。 首先,設(shè)計(jì)了運(yùn)動(dòng)控制卡硬件電路,對(duì)控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號(hào)采集電路、通用I/O接口電路等實(shí)現(xiàn)方法進(jìn)行了詳細(xì)討論。 為提高控制卡的硬件集成度和可靠性,通過(guò)對(duì)FPGA的編程設(shè)計(jì),在FPGA中實(shí)現(xiàn)了PCI總線目標(biāo)設(shè)備接口控制器、雙端口RAM、DDA精插補(bǔ)電路、DAC接口電路、編碼器信號(hào)處理電路和數(shù)字I/O信號(hào)處理電路。 基于改進(jìn)的數(shù)字PID控制器和前饋控制,設(shè)計(jì)開(kāi)發(fā)了運(yùn)動(dòng)控制卡的位置閉環(huán)伺服控制器,并整定了控制器參數(shù),獲得良好的伺服控制特性。 最后,采用WinDriver開(kāi)發(fā)了控制卡的驅(qū)動(dòng)程序,并詳細(xì)介紹了驅(qū)動(dòng)程序的開(kāi)發(fā)流程。

    標(biāo)簽: FPGA DSP 運(yùn)動(dòng)控制卡

    上傳時(shí)間: 2013-08-01

    上傳用戶:00.00

  • 現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)技術(shù)的應(yīng)用研究

    現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)具有開(kāi)發(fā)周期短、成本小、風(fēng)險(xiǎn)低和現(xiàn)場(chǎng)可靈活配置等優(yōu)點(diǎn),可以在更短的時(shí)間實(shí)現(xiàn)更復(fù)雜的功能,使得基于FPGA的開(kāi)發(fā)平臺(tái)的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問(wèn)題.基于FPGA的高集成度、高可靠性,可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應(yīng)用日益廣泛.在國(guó)外,FPGA技術(shù)發(fā)展與應(yīng)用已達(dá)到相當(dāng)高的程度;而在國(guó)內(nèi),FPGA技術(shù)發(fā)展仍處在起步階段,與國(guó)外相比還存在較大的差距.本文提出了一種FPGA通用接口開(kāi)發(fā)平臺(tái)的設(shè)計(jì)思路,研制了一種FPGA快速實(shí)驗(yàn)開(kāi)發(fā)裝置,對(duì)研制過(guò)程中遇到的軟、硬件問(wèn)題加以歸納總結(jié),提高了系統(tǒng)運(yùn)行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機(jī)ISA總線,基于FLEX10K的圖像點(diǎn)陣型LCD、PC機(jī)PCI總線接口中.最后通過(guò)一個(gè)通用實(shí)驗(yàn)裝置系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn),綜合上述應(yīng)用,介紹了FPGA實(shí)驗(yàn)系統(tǒng)的軟件開(kāi)發(fā)環(huán)境,實(shí)現(xiàn)了基于FGPA的交通信號(hào)燈邏輯控制和電子鐘,研究了FPGA技術(shù)在通用接口控制器設(shè)計(jì)中的應(yīng)用.

    標(biāo)簽: FPGA 現(xiàn)場(chǎng)可編程 應(yīng)用研究 邏輯門(mén)

    上傳時(shí)間: 2013-04-24

    上傳用戶:龍飛艇

  • 基于ARM和CPLD的可擴(kuò)展嵌入式系統(tǒng)設(shè)計(jì)

    進(jìn)入20世紀(jì)90年代后,隨著全球信息化、智能化、網(wǎng)絡(luò)化的發(fā)展,嵌入式系統(tǒng)技術(shù)獲得了前所未有的發(fā)展空間。 嵌入式系統(tǒng)的最大特點(diǎn)之_是其所具有的目的性或針對(duì)性,即每一套嵌入式系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)都有其特殊的應(yīng)用場(chǎng)合與特定功能,這也是嵌入式系統(tǒng)與通剛的計(jì)算機(jī)系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設(shè)計(jì)的,且常常受到體積、成本、功能、處理能力等各種條件的限制。因此,如果可以最大限度地提高應(yīng)用系統(tǒng)硬件上和軟件上的靈活性,就可以用最低的成本,最少的時(shí)間,快速的完成功能的轉(zhuǎn)換。 本課題的目的在于提出并設(shè)計(jì)一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴(kuò)展功能嵌入式系統(tǒng)平臺(tái),并完成了系統(tǒng)的硬件設(shè)計(jì)和PCI(Peripheral Component Interconnect)橋的固件設(shè)計(jì)。設(shè)計(jì)過(guò)程中采用美國(guó)ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開(kāi)發(fā)了系統(tǒng)的硬件部分。在整個(gè)硬件開(kāi)發(fā)環(huán)節(jié)中,充分采用高速PCB(Printed Circuit Board)的設(shè)計(jì)原則,并進(jìn)行全面的電路仿真試驗(yàn),保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點(diǎn),并充分考慮到用戶的需要,擴(kuò)展了多種常用的外部設(shè)備接口以及藍(lán)牙無(wú)線接口等,為將米各種可能的應(yīng)用提供了完善的硬件基礎(chǔ)。概括總結(jié)起來(lái)本文具體工作如下: 1.完全自主設(shè)計(jì)了具有高擴(kuò)展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應(yīng)用開(kāi)發(fā)平臺(tái)。基于該硬件平臺(tái),可以實(shí)現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應(yīng)剛而無(wú)需對(duì)硬什系統(tǒng)作出大的改變,如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關(guān)、以太網(wǎng)關(guān)、各種工業(yè)控制應(yīng)用等。并在具體的設(shè)計(jì)實(shí)踐中,總結(jié)出了嵌入式系統(tǒng)硬件平臺(tái)的設(shè)計(jì)原則及設(shè)計(jì)方法。 2.完成了基于CPLD的PCI橋接芯片的同什設(shè)計(jì),在ARM硬件平臺(tái)上成功擴(kuò)展了PCI設(shè)備,成功解決了ARM處理器和PCI從設(shè)備之間通訊的問(wèn)題。 3.完成了對(duì)所開(kāi)發(fā)的嵌入式系統(tǒng)硬件平臺(tái)的測(cè)試工作,完成了基于AT89C51的PCI測(cè)試卡軟硬件設(shè)計(jì)。基于此測(cè)試卡,可以實(shí)現(xiàn)對(duì)系統(tǒng)中的PCI通訊功能進(jìn)行有效測(cè)試,以保證整個(gè)硬件系統(tǒng)正常、高效、穩(wěn)定地運(yùn)行。本系統(tǒng)的設(shè)計(jì)完成,使其可以作為嵌入式應(yīng)用的二次開(kāi)發(fā)或?qū)嶒?yàn)平臺(tái),用于工業(yè)產(chǎn)品開(kāi)發(fā)及高校相關(guān)專業(yè)的實(shí)踐教學(xué)。

    標(biāo)簽: CPLD ARM 擴(kuò)展 嵌入式系統(tǒng)設(shè)計(jì)

    上傳時(shí)間: 2013-05-22

    上傳用戶:sztfjm

主站蜘蛛池模板: 离岛区| 黄平县| 兰州市| 永胜县| 宕昌县| 塔城市| 鹰潭市| 博乐市| 西宁市| 昔阳县| 新巴尔虎左旗| 望奎县| 武川县| 正阳县| 铜鼓县| 宜黄县| 灌阳县| 天津市| 绥德县| 芒康县| 卢湾区| 商城县| 布尔津县| 凤翔县| 平阳县| 通江县| 博乐市| 交口县| 庄浪县| 兴宁市| 威信县| 双峰县| 腾冲县| 温宿县| 哈密市| 如东县| 应城市| 永昌县| 瑞丽市| 海兴县| 西林县|