本文首先從數控系統的組成與特點進行詳細分析，然后對運動控制卡在整個系統中承擔功能進行了分析。根據數字型號處理器件的快速運算能力和現場可編程門陣列器件的靈活、通用性提出了基于DSP器件和FPGA器件進行總體設計的規劃。 本文重點詳細闡述了四軸運動控制卡硬件電路的設計。通過對現有部分PC總線的介紹與比較，設計選擇了PCI總線作為上位PC與運動控制卡的通信總線，并且選擇PCI9052芯片來設計PCI接口模塊；基于DSP器件的特點，設計選擇了TMS320LF2407芯片為核心，進行運算控制單元的設計，同時對其主要內部資源進行了分配。最后，根據硬件的原理圖，完成了具體電路板的制作。 對軟件設計，文章主要對插補算法在DSP上的實現作了一些探討。介紹了兩種加速模式：梯形加速模式和s曲線加速模式。就逐點比較法直線和圓弧插補算法以及數字積分插補原理也進行了分析。最終，提出總體程序流程控制、速度控制算法、插補算法等的程序設計框架，并進行了具體程序設計。
上傳時間： 2013-05-31
上傳用戶：kennyplds
該課題通過對開放式數控技術的全面調研和對運動控制技術的深入研究,并針對國內運動控制技術的研究起步較晚的現狀,結合激光雕刻領域的具體需要,緊跟當前運動控制技術研究的發展趨勢,吸收了世界開放式數控技術和相關運動控制技術的最新成果,采納了基于DSP和FPGA的方案,研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡.該論文主要內容如下:首先,通過對制造業、開放式數控系統、運動控制卡等行業現狀的全面調研,基于對運動系統控制技術的深入學習,在比較了幾種常用的運動控制方案的基礎上,確定了基于DSP和FPGA的運動控制設計方案,并規劃了板卡的總體結構.其次,針對運動控制中的一些具體問題,如高速、高精度、運動平穩性、實時控制以及多軸聯動等,在FPGA上設計了功能相互獨立的四軸運動控制電路,仔細規劃并定義了各個寄存器的具體功能,設計了功能完善的加/減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數器電路等,完全實現了S-曲線升降速運動、自動降速點運動、A/B相編碼器倍頻計數電路等特殊功能.再次,介紹了DSP在運動控制中的作用,合理規劃了DSP指令的形成過程,并對DSP軟件的具體實現進行了框架性的設計.然后,根據光電隔離原理設計了數字輸入/輸出電路;結合DAC原理設計了四路模擬輸出電路;實現了PCI接口電路的設計;并針對常見的干擾現象,提出了有效的抗干擾措施.最后,利用運動控制卡強大的運動控制功能,并針對激光雕刻行業進行大幅圖形掃描時需要實時處理大量的圖形數據的特別需要,在板卡第四軸完全實現了激光控制功能,并基于FPGA內部的16KBit塊RAM,開辟了大量數據區以便進行大幅圖形的實時處理.
上傳時間： 2013-06-09
上傳用戶：youlongjian0
隨著現代計算機技術、微電子技術的進一步結合和發展，可編程邏輯技術已成為當前電子設計領域中最具活力和發展前途的技術。通過采用FPGA/EDA技術，對通信卡的PCI接口、E1接口、外部邏輯電路進行集成，并利用目前通用計算機強大的數字信息處理能力，可大大簡化CTI硬件的設計，降低制造成本，提高系統可靠性。 據此，本論文提出了基于FPGA/EDA技術的PCI-E1接口設計方法，文中對PCI總線接口、E1接口及兩接口的互連等相關技術進行了深入分析，對各功能模塊和系統進行了VHDL建模與仿真。 同時，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設計原理和基于DriverWorks的WDM驅動程序的設計方法。 本論文涉及的軟件、硬件系統已經開發、調試完成。測試結果表明：1、論文所研究的PCI接口(主/從設備)在進行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發數據傳送等操作中，各項性能符合PCI2.3規范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項參數符合CCITT相關規范要求。 3、論文所研究的PCI-E1接口在與現網設備、模塊的對接測試中，性能穩定。基于本論文的產品已經正式發布。國內部分廠家已對該產品進行了多方面的綜合測試，并計劃將其應用到實際的生產和研究中。 本論文對于CTI硬件的設計是一項嘗試和革新。測試和應用證明該方法行之有效，符合設計目標，具有較廣闊的應用前景。
上傳時間： 2013-04-24
上傳用戶：lixinxiang
隨著計算機科學和視頻技術的廣泛發展,數字圖像采集在電子通信與信息處理領域得到了廣泛的應用,例如廣播電視的數字化、網絡視頻、監視監控系統等. 視頻圖像采集卡作為計算機視頻應用的前端設備,承擔著模擬視頻信號向數字視頻信號轉換的任務,在多媒體時代占據著重要的位置.設計一種功能靈活,使用方便,便于嵌入到系統中的視頻信號采集電路具有重要的實用意義. 本文首先介紹數字圖像采集系統的發展現狀和前景,提出了本次設計的目標: 完成基于PCI總線的高分辨率圖像采集卡設計.然后簡單介紹了本次設計用到的基本理論:數據采集理論,特別說明了采樣和量化的定義與區別,以及量化的幾種方式和量化與AD技術之間的關系. 圖像采集系統的基本構成,是以數字信號處理器為核心,控制外圍的A/D、D/A轉換器和外圍存儲器.本文對比了當下流行的DSP芯片和IFPGA芯片作為數字處理核心的優缺點,并根據系統實際需要,選用FPGA作為數字信號處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統的整體設計方案. 圖像采集卡的硬件設計分為A/D前端模擬通道設計和FPGA數字信號傳輸及外圍電路設計.本文重點介紹了A/D芯片外圍電路連接和使用方法,對PCI總線和它的控制電路也做了詳細闡述.對圖像采集卡的PCB布局布線也有詳細說明. 圖像采集卡FPGA內部程序構成也是本文的一個重點.本次的程序設計主要分為數據采集模塊,即與A/D接口模塊,數據暫存模塊,即SDRAM讀寫控制模塊,數據處理模塊和數據傳輸模塊,即PCI控制模塊.重點在于對的SDRAM的連續讀寫控制和各個模塊間的協調工作.說明了.A/D采集數據從接收到存儲詳細過程,以及對SDRAM讀寫狀態機和PCI總線的操控. 最后介紹了硬件調試和FPGA程序驗證結果.詳細說明了以Modelsim為平臺的前端功能仿真和后端時序仿真,以及以SignalTapⅡ為平臺,程序下載到FPGA中進行的實時驗證.結果表明整個圖像采集系統基本達到了系統設計中所給出的性能指標,證明了整個系統設計的正確性和合理性.
上傳時間： 2013-04-24
上傳用戶：amandacool
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界的一個里程碑。 然而，Turbo碼迭代譯碼復雜度大，導致其譯碼延時大，故而在工程中的應用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現場可編程門陣列(FPGA)平臺上實現了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數和最大迭代次數均為4時，可支持8.2Mbps的編譯碼數掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統開發板。該開發板可提供高速以太網MAC／PHY和PCI接口，很好地滿足了通信系統需求。系統測試結果表明，本文所實現的并行Turbo編譯碼器及其開發板運行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現，分別介紹了編碼器和譯碼器的RTL設計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構，使用SOC架構處理系統和基于NIOSII處理器和uC／0S一2操作系統的架構。第四章介紹了FPGA系統開發板設計與調試的一些工作。最后一章為本文總結及其展望。
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
8051處理器自誕生起近30年來，一直都是嵌入式應用的主流處理器，不同規模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產品。該處理器極具靈活性，可讓開發者自行定義部分指令，量身訂制所需的功能模塊和外設接口，而且有標準版和經濟版等多種版本可供選擇，可讓設計人員各取所需，實現更高性價比的結構。如此多的優越性使得8051處理器牢固地占據著龐大的應用市場，因此研究和發展8051及與其兼容的接口具有極大的應用前景。在眾多8051的外設接口中，I2C總線接口扮演著重要的角色。通用的12C接口器件，如帶12C總線的RAM，ROM，AD／DA，LCD驅動器等，越來越多地應用于計算機及自動控制系統中。因此，本論文的根本目的就是針對如何在8051內核上擴展I2C外設接口進行較深入的研究。 本課題項目采用可編程技術來開發805l核以及12C接口。由于8051內核指令集相容，我們能借助在現有架構方面的經驗，發揮現有的大量代碼和工具的優勢，較快地完成設計。在8051核模塊里，我們主要實現中央處理器、程序存儲器、數據存儲器、定時／計數器、并行接口、串行接口和中斷系統等七大單元及數據總線、地址總線和控制總線等三大總線，這些都是標準8051核所具有的模塊。在其之上我們再嵌入12C的串行通信模塊，采用自下而上的方法，逐次實現一位的收發、一個字節的收發、一個命令的收發，直至實現I2C的整個通信協議。 8051核及I2C總線的研究通過可編程邏輯器件和一塊外圍I2C從設備TMPl01來驗證。本課題的最終目的是可編程邏輯器件實現的8051核成功并高效地控制擴展的12C接口與從設備TMPl01通信。 用EP2C35F672C6芯片開發的12C接口，數據的傳輸速率由該芯片嵌入8051微處理的時鐘頻率決定。經測試其傳輸速率可達普通速率和快速速率。 目前集成了該12C接口的8051核已經在工作中投入使用，主要用于POS設備的用戶數據加密及對設備溫度的實時控制。雖然該設備尚未大批量投產，但它已成功通過PCI(PaymentCardIndustry)協會認證。
上傳時間： 2013-06-18
上傳用戶：731140412
基于FPGA的靜止圖像壓縮系統的研究-JPEG編碼器的設計電力電子與電力傳動數字圖像在人們生活中的應用越來越廣泛，由于原始圖像數據量比較大，因此數字圖像壓縮技術逐漸成為圖像應用的一個核心環節。在數字圖像壓縮領域，國際標準化組織于1992年推出的JPEG標準應用最為廣泛。 本文基于FPGA設計了JPEG圖像壓縮系統，通過改進算法，優化結構，在合理的利用硬件資源的條件下，有效的挖掘出算法內部的并行性。改進了DCT變換算法，設計了并行查找表結構的乘法器，采用了流水線優化算法來解決時間并行性問題，提高了DCT模塊的運算速度。依據Huffman編碼表的規律性，采用并行查找表結構，用較少的存儲單元完成了Huffman編碼運算，同時提高了編碼速度。整個設計通過EDA軟件進行了邏輯綜合及功能與時序仿真。綜合和仿真結果表明，本文提出的算法在速度和資源利用方面均達到了較好的狀態，可滿足實時JPEG圖像壓縮的要求。 設計了一個硬件開發平臺，對JPEG圖像壓縮系統進行了驗證。硬件平臺上使用ADV7181B來實現AD轉換；使用TI公司TMS320C6416型DSP芯片實現了系統配置以及通過PCI接口與上位機PC的實現數據交換；使用Microsoft VC++6．0開發平臺開發了系統控制軟件平臺，實現對整個壓縮系統的控制。
上傳時間： 2013-05-24
上傳用戶：GHF
圖像采集和處理技術在機器視覺和圖像分析等諸多領域應用十分廣泛，大部分情況下，采集卡只需將前端相機捕獲的圖像信息正確地傳回計算機即可。但是在要求較高的應用場合需要采集卡能準確控制外部光源和相機，完成圖像采集，預處理，數據傳輸。只有這樣，用戶才可以根據不同的興趣和需求對特定的某些圖像進行采集、傳輸以及處理，以達到某種分析目的。 本文根據國家985二期項目“三維粒子圖像測速系統”的圖像采集與處理需要，設計開發了一款以FPGA為核心控制芯片的嵌入式圖像采集卡。采集卡以FPGA為邏輯和算法實現的核心器件，不僅實現了傳統意義上的圖像采集，而且實現了CCD相機控制和激光器同步曝光功能，打破了以往單純靠增加硬件設備實現同步控制的方法，簡化了系統硬件結構并節約系統成本。此外，在系統中嵌入了圖像增強算法和采用PCI接口與計算機連接滿足了高速采集的要求。同時，采用市場上廣泛應用的Camera Link作為采集卡的圖像輸入接口，提高了系統的通用性、傳輸速率和抗干擾能力，簡化圖像獲取設備和模擬攝像頭之間需要視頻解碼等連接。具有嵌入式處理功能，光源同步和相機控制的采集卡將使機器視覺系統，圖像測速等諸多領域的圖像采集應用變得更為便捷。 論文首先對圖像采集卡系統的組成、整體方案和可行性進行了論證。然后給出了圖像采集卡的硬件設計。在此部分結合整體設計方案，討論芯片的選型問題。根據所選芯片的本身特點，分模塊地對圖像采集卡的硬件設計原理進行了詳細的闡述。接下來是圖像采集卡的軟件設計部分。用VHDL和原理圖結合的方法對FPGA進行編程，實現了圖像采集系統的各個功能模塊。根據圖像采集系統的要求用DriverWorks軟件設計了圖像采集卡的WDM底層驅動程序和上層應用程序。最后是用FPGA實現了帶修改參數的硬件嵌入式圖像處理算法——圖像增強。論文中使用QUARTUS軟件嵌入的邏輯分析儀SignalTap對FPGA設計的模塊進行了硬件調試，給出了調試的時序圖和調試結果，經測試分析該采集卡滿足“三維粒子圖像測速系統”的要求，達到了預期目標。
上傳時間： 2013-04-24
上傳用戶：cazjing
數字信號發生器是數字信號處理中不可缺少的調試設備。在某工程項目中，為了提供特殊信號，比如雷達信號，就需要設計專用的數字信號發生器，用以達到發送雷達信號的要求。在本文中提出了使用PCI接口的專用數字信號發生器方案。 該方案的目標是能夠采錄雷達信號，把信號發送到主機作為信號文件存儲起來，然后對這個信號文件進行航跡分離，得到需要的航跡信號文件。同時，信號發生器具有發送信號的功能，可以把不同形式的信號文件發送到檢測端口，用于設備調試。 在本文中系統設計主要分為硬件和軟件兩個方面來介紹： 硬件部分采用了FPGA邏輯設計加上外圍電路來實現的。在硬件設計中，最主要的是FPGA邏輯設計，包括9路主從SPI接口信號的邏輯控制，片外SDRAM的邏輯控制，PCI9054的邏輯控制，以及這些邏輯模塊間信號的同步、發送和接收。在這個過程中信號的方向是雙向的，所選用的芯片都具有雙向數據的功能。 在本文中軟件部分包括驅動軟件和應用軟件。驅動軟件采用PLXSDK驅動開發，通過控制PCI總線完成數據的采錄和發送。應用軟件中包括數據提取和數據發送，采用卡爾曼濾波器等方法。 通過實驗證明該方案完全滿足數據傳輸的要求，達到SPI傳輸的速度要求，能夠完成航跡提取，以及數據傳輸。
上傳時間： 2013-07-03
上傳用戶：xzt
數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-06-09
上傳用戶：lh25584
