計算機部件要具有通用性，適應不同系統與不同用戶的需求，設計必須模塊化。計算機部件產品(模塊)供應出現多元化。模塊之間的聯接關系要標準化，使模塊具有通用性。模塊設計必須基于一種大多數廠商認可的模塊聯接關系，即一種總線標準?？偩€的標準總線是一類信號線的集合是模塊間傳輸信息的公共通道，通過它，計算機各部件間可進行各種數據和命令的傳送。為使不同供應商的產品間能夠互換，給用戶更多的選擇，總線的技術規范要標準化?？偩€的標準制定要經周密考慮，要有嚴格的規定?？偩€標準（技術規范）包括以下幾部分：機械結構規范：模塊尺寸、總線插頭、總線接插件以及按裝尺寸均有統一規定。功能規范：總線每條信號線（引腳的名稱）、功能以及工作過程要有統一規定。電氣規范：總線每條信號線的有效電平、動態轉換時間、負載能力等?？偩€的發展情況S-100總線：產生于1975年，第一個標準化總線，為微計算機技術發展起到了推動作用。IBM-PC個人計算機采用總線結構（Industry Standard Architecture, ISA)并成為工業化的標準。先后出現8位ISA總線、16位ISA總線以及后來兼容廠商推出的EISA（Extended ISA)32位ISA總線。為了適應微處理器性能的提高及I/O模塊更高吞吐率的要求，出現了VL-Bus(VESA Local Bus)和PCI(PERIPHERAL Component Interconnect,PCI）總線。適合小型化要求的PCMCIA(Personal Computer Memory Card International Association)總線，用于筆記本計算機的功能擴展?？偩€的指標計算機主機性能迅速提高,各功能模塊性能也要相應提高,這對總線性能提出更高的要求?？偩€主要技術指標有幾方面：總線寬度：一次操作可以傳輸的數據位數，如S100為8位，ISA為16位，EISA為32位，PCI-2可達64位?？偩€寬度不會超過微處理器外部數據總線的寬度。總數工作頻率：總線信號中有一個CLK時鐘，CLK越高每秒鐘傳輸的數據量越大。ISA、EISA為8MHz，PCI為33.3MHz, PCI-2可達達66.6MHz。單個數據傳輸周期：不同的傳輸方式，每個數據傳輸所用CLK周期數不同。ISA要2個，PCI用1個CLK周期。這決定總線最高數據傳輸率。5. 總線的分類與層次系統總線：是微處理器芯片對外引線信號的延伸或映射，是微處理器與片外存儲器及I/0接口傳輸信息的通路。系統總線信號按功能可分為三類：地址總線（Where）：指出數據的來源與去向。地址總線的位數決定了存儲空間的大小。系統總線：數據總線（What）提供模塊間傳輸數據的路徑，數據總線的位數決定微處理器結構的復雜度及總體性能?？刂瓶偩€（When）：提供系統操作所必需的控制信號，對操作過程進行控制與定時。擴充總線：亦稱設備總線，用于系統I/O擴充。與系統總線工作頻率不同，經接口電路對系統總統信號緩沖、變換、隔離，進行不同層次的操作（ISA、EISA、MCA)局部總線：擴充總線不能滿足高性能設備（圖形、視頻、網絡）接口的要求，在系統總線與擴充總線之間插入一層總線。由于它經橋接器與系統總線直接相連，因此稱之為局部總線（PCI）。
上傳時間： 2013-11-09
上傳用戶：nshark
This overview guide describes all the PERIPHERALs available for TMS320x28xx and TMS320x28xxx devices.Section 2 shows the PERIPHERALs used by each device. Section 3 provides descriptions of the PERIPHERALs.You can download the PERIPHERAL guide by clicking on the literature number, which is linked to the portable document format (pdf) file.
上傳時間： 2013-11-21
上傳用戶：HGH77P99
Abstract: This reference design explains how to power the Xilinx Zynq Extensible Processing Platform (EPP) and PERIPHERAL ICs using
上傳時間： 2014-01-21
上傳用戶：haohao
The XPS Ethernetlite PERIPHERAL does not provide any mechanism to access the Ethernet PHYregisters. These registers are used to configure auto negotiation parameters and to obtain PHYstatus. This application note provides reference systems and associated software to accessPHY registers by connecting the serial management bus signals MDC and MDIO to GPIOswhich the software controls directly.
上傳時間： 2013-10-17
上傳用戶：JamesB
The Maxim Integrated 71M6541-DB REV 3.0 Demo Board is a demonstration board for evaluating the 71M6541 device for single-phase electronic energy metering applications in conjunction with the Remote Sensor Inter-face. It incorporates a 71M6541 integrated circuit, a 71M6601 Remote Interface IC, PERIPHERAL circuitry such as a serial EEPROM, emulator port, and on-board power supply. A serial to USB converter allows communication to a PC through a USB port. The Demo Board allows the evaluation of the 71M6541 energy meter chip for measurement accuracy and overall system use.
上傳時間： 2013-11-06
上傳用戶：雨出驚人love
怎樣使用Nios II處理器來構建多處理器系統 Chapter 1. Creating Multiprocessor Nios II Systems Introduction to Nios II Multiprocessor Systems . . . . . . . . . . . . . . 1–1 Benefits of Hierarchical Multiprocessor Systems . . . . . . . . . . . . . . . 1–2 Nios II Multiprocessor Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2 Multiprocessor Tutorial Prerequisites . . . . . . . . . . . . . . . . . . . . . . . 1–3 Hardware Designs for PERIPHERAL Sharing . . . . . . . . . . . .. . . . . . . . 1–3 Autonomous Multiprocessors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–3 Multiprocessors that Share PERIPHERALs . . . . . . . . . . . . . . . . . . . . . . 1–4 Sharing PERIPHERALs in a Multiprocessor System . . . . . . . . . . . . . . . . . 1–4 Sharing Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–6 The Hardware Mutex Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–7 Sharing PERIPHERALs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . 1–8 Overlapping Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–8 Software Design Considerations for Multiple Processors . . .. . . . . 1–9 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–9 Boot Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 1–13 Debugging Nios II Multiprocessor Designs . . . . . . . . . . . . . . . . 1–15 Design Example: The Dining Philosophers’ Problem . . . . .. . . 1–15 Hardware and Software Requirements . . . . . . . . . . . . . . . .. . . 1–16 Installation Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–17 Creating the Hardware System . . . . . . . . . . . . . . .. . . . . . 1–17 Getting Started with the multiprocessor_tutorial_start Design Example 1–17 Viewing a Philosopher System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–18 Philosopher System Pipeline Bridges . . . . . . . . . . . . . . . . . . . . . 1–19 Adding Philosopher Subsystems . . . . . . . . . . . . . . . . . . . . . . . . . . 1–21 Connecting the Philosopher Subsystems . . . . . . . . . . . . .. . . . . 1–22 Viewing the Complete System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–27 Generating and Compiling the System . . . . . . . . . . . . . . . . . .. 1–28
上傳時間： 2013-11-21
上傳用戶：lo25643
Abstract: This reference design explains how to power the Xilinx Zynq Extensible Processing Platform (EPP) and PERIPHERAL ICs using
上傳時間： 2013-10-13
上傳用戶：peterli123456
Today’s digital systems combine a myriad of chips with different voltage configurations.Designers must interface 2.5V processors with 3.3V memories—both RAM and ROM—as wellas 5V buses and multiple PERIPHERAL chips. Each chip has specific power supply needs. CPLDsare ideal for handling the multi-voltage interfacing, but do require forethought to ensure correctoperation.
上傳時間： 2013-11-10
上傳用戶：yy_cn
The power of programmability gives industrial automation designers a highly efficient， cost-effective alternative to traditional motor control units （MCUs）。 The parallel-processing power， fast computational speeds， and connectivity versatility of Xilinx® FPGAs can accelerate the implementation of advanced motor control algorithms such as Field Oriented Control （FOC）。 Additionally， Xilinx devices lower costs with greater on-chip integration of system components and shorten latencies with high-performance digital signal processing （DSP） that can tackle compute-intensive functions such as PID Controller， Clark/Park transforms， and Space Vector PWM. The Xilinx Spartan®-6 FPGA Motor Control Development Kit gives designers an ideal starting point for evaluating time-saving， proven， motor-control reference designs. The kit also shortens the process of developing custom control capabilities， with integrated PERIPHERAL functions （Ethernet， PowerLink， and PCI® Express）， a motor-control FPGA mezzanine card （FMC） with built-in Texas Instruments motor drivers and high-precision Delta-Sigma modulators， and prototyping support for evaluating alternative front-end circuitry.
上傳時間： 2013-10-28
上傳用戶：wujijunshi
SPI（Serial PERIPHERAL Interface，串行外圍接口）是Motorola公司提出的外圍接口協議，它采用一個串行、同步、全雙工的通信方式，解決了微處理器和外設之間的串行通信問題，并且可以和多個外設直接通信，具有配置靈活，結構簡單等優點。根據全功能SPI總線的特點，設計的SPI接口可以最大發送和接收16位數據；在主模式和從模式下SPI模塊的時鐘頻率最大可以達到系統時鐘的1/4，并且在主模式下可以提供具有四種不同相位和極性的時鐘供從模塊選擇；可以同時進行發送和接收操作，擁有中斷標志位和溢出中斷標志位。
上傳時間： 2013-11-11
上傳用戶：himbly
<strike id="4846k"></strike>