用verilog語(yǔ)言編的正弦波發(fā)生器
用verilog語(yǔ)言編的正弦波發(fā)生器，可以用QuartusII來(lái)打開(kāi)這個(gè)源碼，也可以轉(zhuǎn)換成VHDL語(yǔ)言...
QUARTUSII技術(shù)資料
?? 資源總數(shù)：201
?? 源代碼：233
QuartusII是Altera公司推出的綜合性CPLD/FPGA開(kāi)發(fā)軟件，軟件支持原理圖、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。
?? QUARTUSII熱門(mén)資料
查看全部201個(gè)資源 ?用于測(cè)試VGA運(yùn)行的幾個(gè)程序代碼
用于測(cè)試VGA運(yùn)行的幾個(gè)程序代碼，可在quartusII工程下測(cè)試VGA的運(yùn)行情況...
用VHDl設(shè)計(jì)UART的文章
用VHDl設(shè)計(jì)UART的文章，使用QuartusII平臺(tái)...
cpld
cpld，環(huán)境是quartusii中vhdl語(yǔ)言開(kāi)發(fā)7279讀寫(xiě)鍵盤(pán)程序...
16位鎖存器
16位鎖存器，此程序通過(guò)quartusII軟件調(diào)試通過(guò)...
?? QUARTUSII源代碼
查看更多 ??? QUARTUSII資料分類(lèi)