使用Quartus II設(shè)計(jì)FPGA的應(yīng)用設(shè)計(jì)實(shí)例
“\Example-b3-1\uart_regs\src”目錄下為設(shè)計(jì)源文件
“\Example-b3-1\uart_regs\core”目錄下為Altera的IP宏功能模塊
“\Example-b3-1\uart_regs\sim\funcsim”目錄下為功能仿真文件
“\Example-b3-1\uart_regs\sim\parsim”目錄下為時(shí)序仿真文件
“\Example-b3-1\uart_regs\dev”目錄下為工程文件（包含了約束、綜合、布局布線的過程文件和結(jié)果文件）
標(biāo)簽：
Example-b
61548
uart_regssrc
Quartus
上傳時(shí)間：
2016-07-18
上傳用戶：wlcaption
