Quartus II 軟件5.0在高密度FPGA設計上具有性能和效率領先優(yōu)勢。此版本首次展示了業(yè)內編譯增強技術以及多種新的高密度設計高效特性。 Quartus II軟件5.0的新特性和增強功能包括： 編譯和時序逼近的增強特性 編譯增強特性縮短近70％編譯時間 編譯增強特性使設計人員能夠根據(jù)綜合和適配的需要，將設計劃分為物理和邏輯分區(qū)，在特定設計分區(qū)上實施物理綜合等高級優(yōu)化技術，保持其他模塊性能不變，從而提高時序逼近效率。SignalTap? II 嵌入式邏輯分析儀也可以采用該技術加速實現(xiàn)驗證迭代。 時
標簽： QuartusII
上傳時間： 2013-06-06
上傳用戶：dapangxie
隨著各種通信系統(tǒng)數(shù)量的日益增多，為了充分地利用有限的頻譜資源，高頻譜利用率的調制技術不斷被應用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡調制技術，具有較高的頻譜利用率和功率利用率，廣泛應用于衛(wèi)星通信系統(tǒng)和地面移動通信系統(tǒng)。因此，對于OQPSK全數(shù)字解調技術的研究具有一定的理論價值。 本文以軟件無線電和全數(shù)字解調的相關理論為指導，成功設計并實現(xiàn)了基于FPGA的OQPSK全數(shù)字解調。論文介紹了OQPSK全數(shù)字接收解調原理和基于軟件無線電設計思想的全數(shù)字接收機的基本結構，詳細闡述了當今OQPSK數(shù)字解調中載波頻率同步、載波相位同步、時鐘同步和數(shù)據(jù)幀同步的一些常用算法，并選擇了相應算法構建了三種系統(tǒng)級的實現(xiàn)方案。通過MATLAB對解調方案的仿真和性能分析，確定了FPGA中的系統(tǒng)實現(xiàn)方案。在此基礎上，本文采用VerilogHDL硬件描述語言在Altera公司的Quartus II開發(fā)平臺上設計了同步解調系統(tǒng)中的各個模塊，還對各模塊和整個系統(tǒng)在ModelSim中進行了時序仿真驗證，并對設計中出現(xiàn)的問題進行了修正。最后，經過FPGA調試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實際測試，本文對系統(tǒng)方案進行了最終的改進與調整。 實際測試結果表明，本文的設計最終能夠達到了預期的指標和要求。本課題設計經過時序和資源優(yōu)化后還可以向ASIC和系統(tǒng)級SOC轉化，以進一步縮小系統(tǒng)體積、降低成本和提高電路的可靠性，因此具有良好的實際應用價值。
上傳時間： 2013-07-14
上傳用戶：aappkkee
介紹了一種運用FPGA開發(fā)軟件Quartus II設計的數(shù)字頻率計。該數(shù)字頻率計的1 Hz～1 MHz輸入被測脈沖信號具有頻率測量、周期測量、脈寬測量和占空比測量等多種用途，其測試結果由3 只七段數(shù)碼
標簽： FPGA 數(shù)字頻率計
上傳時間： 2013-05-22
上傳用戶：qb1993225
對于CPLD、FPGA和HardCopy? ASIC設計，Quartus? II軟件10.1是業(yè)界性能和效能首屈一指的軟件，現(xiàn)在可以下載。這一最新版軟件引入了Qsys，它是功能強大的系統(tǒng)集成新工具。在Quartus II訂購版軟件10.1中以beta版的形式提供Qsys，它提高了系統(tǒng)開發(fā)速度，支持設計重用，從而縮短了FPGA設計過程，減輕了工作量。
上傳時間： 2013-06-10
上傳用戶：yd19890720
首先安裝Quartus II 10.0 SP1(默認是32/64-Bit一起安裝)：此軟件在Windows XP和Windows 7的32/64位操作系統(tǒng)下都驗證過了，沒有問題！Windows Vista 32/64因為微軟都放棄了，所以沒有驗證，理論上應該可以正常使用。
標簽： Altera-jtag
上傳時間： 2013-04-24
上傳用戶：hhkpj
"Quartus II設計軟件是Altera提供的完整的多平臺設計環(huán)境，能夠直接滿足特定設計需要， 為可編程芯片系統(tǒng)（SOPC）提供全面的設計環(huán)境。"
標簽： QuartusII Edtition 10.1 Web
上傳時間： 2013-06-07
上傳用戶：奈雁歸dxh
神經網絡控制算法作為一種比較成熟的智能控制算法，在空空導彈的理論研究中也得到了很多應用，但它的實際應用通常是通過軟件實現(xiàn)的，而軟件實現(xiàn)是串行執(zhí)行指令，運行速度慢，可靠性低，很難滿足實際導彈制導系統(tǒng)實時性的要求。控制算法硬件實現(xiàn)的最大特點就是可提高控制算法的實時運算速度和可靠性。本課題針對導彈制導系統(tǒng)，以FPGA為硬件平臺研究神經網絡控制算法的硬件實現(xiàn)。本文首先對BP神經網絡算法思想進行了深入分析，并對BP網絡的各個階段進行了理論推導，最后對BP神經網絡PID飛行控制算法進行了研究和總結，為硬件實現(xiàn)提供了理論基礎。基于對上述理論的深入研究和分析，本文提出了一種適合FPGA實現(xiàn)該神經網絡控制算法的硬件實現(xiàn)模型。在該模型中，神經網絡各層之間采用串行執(zhí)行數(shù)據(jù)方式，層間則采用并行運行方式，可有效提高系統(tǒng)的運算速度。由于模塊化、層次化的自頂向下的模塊化設計方法可有效減少錯誤的產生，是設計復雜大規(guī)模系統(tǒng)的理想設計方法。本文采用了此設計方法，通過把系統(tǒng)模塊化，對各個子模塊分別用VHDL硬件描述語言進行描述，并基于Quartus II軟件開發(fā)平臺進行綜合和仿真，直到達到研究設計要求。最后將仿真程序源代碼下載配置到具體的Cyclone II系列EP2C70 FPGA芯片中,應用于某實際導彈控制系統(tǒng)的研究。理論分析和實驗結果表明該神經網絡飛行控制算法的FPGA硬件實現(xiàn)是有效可行的，可滿足系統(tǒng)實時性的要求，為制導系統(tǒng)的實際工程實現(xiàn)提供了基礎。
上傳時間： 2013-04-24
上傳用戶：冇尾飛鉈
#首先安裝Quartus II 9.0 (32-Bit)： #用Quartus_II_9.0破解器.exe破解C:\altera\90\quartus\bin下的sys_cpt.dll和quartus.exe文件（運行Quartus_II_9.0破解器.exe后,直接點擊“應用補丁”，如果出現(xiàn)“未找到該文件。搜索該文件嗎？”，點擊“是”，（如果直接把該破解器Copy到C:\altera\90\quartus\bin下，就不會出現(xiàn)這個對話框，而是直接開始破解！）然后選中sys_cpt.dll，點擊“打開”。安裝默認的sys_cpt.dll路徑是在C:\altera\90\quartus\bin下）。 #把license.dat里的XXXXXXXXXXXX 用您老的網卡號替換(在Quartus II 9.0的Tools菜單下選擇License Setup，下面就有NIC ID)。 #在Quartus II 9.0的Tools菜單下選擇License Setup，然后選擇License file，最后點擊OK。 #注意：license文件存放的路徑名稱不能包含漢字和空格，空格可以用下劃線代替。 #僅限于學習,不要用于商業(yè)目的! 嚴禁貼到網上！！！
標簽： Quartus_II 9.0 破解
上傳時間： 2013-04-24
上傳用戶：zhuoying119
附錄 光盤說明\r\n本書附贈的光盤包括各章節(jié)實例的設計工程與源碼，所有工程在下列軟件環(huán)境下運行通過：\r\n? Windows XP SP2\r\n? MATLAB\r\n? Altera Quartus II \r\n? synplify8.4\r\n? modelsim_ae6.1\r\n\r\n光盤目錄與實例名稱的對應關系如下：\r\n\r\n cht02文件夾中存放的是書中第2章中的例子，讀者可以將一些簡單例子的代碼 \r\n拷貝到MATLAB命令窗口進行運行，也可以把
上傳時間： 2013-08-11
上傳用戶：ecooo
這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間： 2013-08-19
上傳用戶：alex wang
