可靠通信要求消息從信源到信宿盡量無(wú)誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來(lái)，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問(wèn)題。本論文的主要工作是通過(guò)硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問(wèn)存儲(chǔ)器沖突的問(wèn)題。 本論文在現(xiàn)場(chǎng)可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長(zhǎng)為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開(kāi)發(fā)板。該開(kāi)發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開(kāi)發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開(kāi)發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時(shí)間： 2013-04-24
上傳用戶：ziyu_job1234
PROFIBUS現(xiàn)場(chǎng)總線技術(shù)是當(dāng)今控制領(lǐng)域的一個(gè)熱點(diǎn)。目前國(guó)內(nèi)對(duì)于PROFIBUS-DP的應(yīng)用和研究主要以西門子等國(guó)外大公司的成套設(shè)備為主，用單片機(jī)+固態(tài)程序的方法做PROFIBUS-DP接口控制器的技術(shù)比較成熟，而自主開(kāi)發(fā)PROFIBUS-DP通用接口的研究卻比較少。針對(duì)這一現(xiàn)狀，本論文采用FPGA做控制器，提出了基于FPGA技術(shù)的從站接口通信模塊的設(shè)計(jì)方案，使具有RS-232接口的從站可以通過(guò)該接口通信模塊與PROFIBUS-DP主站進(jìn)行通訊連接。 論文首先對(duì)PROFIBUS現(xiàn)場(chǎng)總線技術(shù)進(jìn)行概述，主要從現(xiàn)場(chǎng)總線的技術(shù)特點(diǎn)、協(xié)議結(jié)構(gòu)、傳輸技術(shù)、存取協(xié)議等方面進(jìn)行介紹。對(duì)PROFIBUS-DP系統(tǒng)組成和配置、工作方式及數(shù)據(jù)傳遞、DP的功能和從站狀態(tài)機(jī)制等進(jìn)行研究和分析。然后詳細(xì)論述了基于PROFIBUS-DP的通信接口的硬件及軟件實(shí)現(xiàn)。 在硬件設(shè)計(jì)中，本文從PROFIBUS協(xié)議芯片SPC3實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合EDA(Electronic Design Amomation)設(shè)計(jì)自項(xiàng)向下的設(shè)計(jì)思想，給出了總線接口的總體設(shè)計(jì)方案。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說(shuō)明以及部分模塊的仿真結(jié)果。并充分考慮了硬件的通用性及將來(lái)的擴(kuò)展。 本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對(duì)設(shè)計(jì)進(jìn)行了綜合優(yōu)化，最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以實(shí)現(xiàn)。在軟件設(shè)計(jì)中，詳細(xì)介紹了通信接口的軟件設(shè)計(jì)實(shí)現(xiàn)，包括狀態(tài)機(jī)的實(shí)現(xiàn)、各種通信報(bào)文的實(shí)現(xiàn)、GSD文件的編寫(xiě)等。 再通過(guò)Siemens公司的CP5611網(wǎng)絡(luò)接口卡和PC機(jī)做主站，使用COMPROFIBUS組態(tài)軟件，組建系統(tǒng)進(jìn)行通訊測(cè)試，得到良好結(jié)果。
標(biāo)簽： PROFIBUSDP FPGA 接口
上傳時(shí)間： 2013-05-25
上傳用戶：xwd2010
本論文介紹了幾種編碼和調(diào)制技術(shù)的基本原理和課題的總體實(shí)現(xiàn)結(jié)構(gòu)，重點(diǎn)分析和討論了滾降系數(shù)可調(diào)的成形濾波、內(nèi)插技術(shù)以及濾波器中乘法器、加法器的實(shí)現(xiàn)方法。通過(guò)外部控制器可對(duì)FPGA內(nèi)部設(shè)計(jì)的多項(xiàng)參數(shù)進(jìn)行設(shè)置，可支持32.000kbps～4.096Mbps范圍內(nèi)的多速率數(shù)據(jù)傳輸，適用于各種信道限帶性能要求的傳輸系統(tǒng)。本論文使用一片F(xiàn)PGA芯片實(shí)現(xiàn)了信道編碼(包括數(shù)據(jù)加擾、差分編碼、卷積碼、RS碼、交織等)、多種調(diào)制方式(BPSK、QPSK、π/4-QPSK、TC8PSK、16QAM)、成形濾波器、多級(jí)內(nèi)插、上變頻器、具有連續(xù)/突發(fā)信號(hào)模式的數(shù)據(jù)源。將本論文的成果移植到某單位的信號(hào)源研制平臺(tái)，基本上可以滿足現(xiàn)階段研制和維修解調(diào)設(shè)備對(duì)信號(hào)源的需求，因此具有較高的使用價(jià)值。
標(biāo)簽： 編碼 調(diào)制技術(shù)
上傳時(shí)間： 2013-07-27
上傳用戶：feichengweoayauya
筆者在火災(zāi)自動(dòng)報(bào)警系統(tǒng)的聯(lián)網(wǎng)設(shè)計(jì)中，經(jīng)大量試驗(yàn)，發(fā)現(xiàn)在使用RS-485總線時(shí)，如果簡(jiǎn)單地按常規(guī)方式設(shè)計(jì)電路，那么在實(shí)際工程中可能存在以下兩個(gè)問(wèn)題：一是通信數(shù)據(jù)收發(fā)不可靠；二是在多機(jī)通信方式下，一個(gè)節(jié)點(diǎn)的故障(如死機(jī))往往會(huì)使得整個(gè)系統(tǒng)的通信框架崩潰，而且給故障的排查帶來(lái)困難。針對(duì)上述問(wèn)題，對(duì)485總線接口的軟硬件設(shè)計(jì)采取了有效的改進(jìn)措施，大大提高了聯(lián)網(wǎng)系統(tǒng)的可靠性和穩(wěn)定性。
上傳時(shí)間： 2013-05-28
上傳用戶：pioneer_lvbo
數(shù)字通信系統(tǒng)中，信道受到多種類型噪聲的影響，信息在傳輸過(guò)程中會(huì)出現(xiàn)錯(cuò)誤。為提高系統(tǒng)傳輸?shù)目煽啃裕藬U(kuò)展帶寬、增加發(fā)射功率和降低系統(tǒng)噪聲等方法外，糾錯(cuò)編碼也是常用技術(shù)。在編碼過(guò)程中，卷積碼充分利用了各組之間...
標(biāo)簽： FPGA 卷積 級(jí)聯(lián) 編解碼
上傳時(shí)間： 2013-06-27
上傳用戶：xuanchangri
隨著數(shù)字時(shí)代的到來(lái)，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無(wú)線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來(lái)，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開(kāi)發(fā)芯片，在電子設(shè)計(jì)行業(yè)深受歡迎，市場(chǎng)占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路QAM調(diào)制的全過(guò)程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號(hào)，AD9857實(shí)現(xiàn)對(duì)四路I/Q信號(hào)的調(diào)制，輸出中頻信號(hào)。本文具體內(nèi)容總結(jié)如下: 1.介紹國(guó)內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國(guó)內(nèi)國(guó)際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國(guó)內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過(guò)程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過(guò)程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì)，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作，并做成成品。 4.簡(jiǎn)單介紹了FPGA的開(kāi)發(fā)流程。 5.深入研究了基于FPAG代碼開(kāi)發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測(cè)試、電路測(cè)試及系統(tǒng)指標(biāo)測(cè)試。 最終系統(tǒng)指標(biāo)測(cè)試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國(guó)標(biāo)的要求。
上傳時(shí)間： 2013-07-05
上傳用戶：leehom61
隨著數(shù)字電視全國(guó)范圍丌播時(shí)間表的臨近，數(shù)字電視技術(shù)得到很大發(fā)展，數(shù)字電視信號(hào)在信源基帶數(shù)據(jù)和信道傳輸?shù)确矫嬉呀?jīng)進(jìn)一步標(biāo)準(zhǔn)化，數(shù)字電視傳播途徑也越來(lái)越廣，在衛(wèi)星、地面及有線電視網(wǎng)中傳輸數(shù)字電視信號(hào)得到迅速發(fā)展。借著2008年奧運(yùn)的東風(fēng)，數(shù)字電視領(lǐng)域的應(yīng)用研究方興未艾。 本課題目的是完成有線數(shù)字電視廣播系統(tǒng)的重要設(shè)備--調(diào)制器的設(shè)計(jì)和實(shí)現(xiàn)，核心器件選用FPGA芯片。系統(tǒng)硬件實(shí)現(xiàn)以國(guó)家標(biāo)準(zhǔn)GY/T 170-2001(有線數(shù)字電視廣播信道編碼與調(diào)制規(guī)范)為主要依據(jù)，以Xilinx公司的Virtex系列(Virtex 4，Virtex 5)芯片及相關(guān)開(kāi)發(fā)板(ML402、ML506)為平臺(tái)，主要任務(wù)是基于相關(guān)標(biāo)準(zhǔn)對(duì)其實(shí)用技術(shù)進(jìn)行研究和開(kāi)發(fā)。完成了信道編碼和調(diào)制的模塊劃分、Verilog HLD程序的編寫(xiě)(或IP核的調(diào)用)和仿真以及在板調(diào)試和聯(lián)調(diào)等工作，設(shè)計(jì)目的是在提高整個(gè)系統(tǒng)集成度的前提下實(shí)現(xiàn)多頻點(diǎn)調(diào)制。 本文在研究現(xiàn)有數(shù)字電視網(wǎng)絡(luò)技術(shù)和相關(guān)產(chǎn)品的基礎(chǔ)上，以國(guó)標(biāo)GY/T170-2001為主要依據(jù)并參閱了其他的相關(guān)標(biāo)準(zhǔn)，提出了多頻點(diǎn)QAM調(diào)制器的實(shí)現(xiàn)方案。整個(gè)工作包括：模塊劃分，完成了基帶物理接口(輸入)、包頭反轉(zhuǎn)與隨機(jī)化、RS編碼、卷積交織、碼流變換、差分編碼、星座映射、基帶成型(包括Nyquist濾波器、半帶濾波器、CIC濾波器的設(shè)計(jì)或模塊調(diào)用)、高端DAC的配置(輸出)等模塊的Verilog HLD程序的編寫(xiě)(或者IP核調(diào)用)和仿真等工作；成功進(jìn)行了開(kāi)發(fā)板板級(jí)調(diào)試，調(diào)試的過(guò)程中充分利用Xilinx公司的開(kāi)發(fā)板和調(diào)試軟件ChipScope，成功設(shè)計(jì)了驗(yàn)證方案并進(jìn)行了模塊驗(yàn)證；最后進(jìn)行了各模塊聯(lián)調(diào)工作，設(shè)計(jì)了系統(tǒng)驗(yàn)證方案并成功完成對(duì)整個(gè)系統(tǒng)的驗(yàn)證工作。 經(jīng)測(cè)試表明，該系統(tǒng)主要性能達(dá)到國(guó)家相關(guān)標(biāo)準(zhǔn)GY/T 198-2003(有線數(shù)字電視廣播QAM調(diào)制器技術(shù)要求和測(cè)量方法)規(guī)定的技術(shù)指標(biāo)，可以進(jìn)入樣機(jī)試生產(chǎn)環(huán)節(jié)。
標(biāo)簽： 有線數(shù)字電視 廣播系統(tǒng) 信道編碼
上傳時(shí)間： 2013-04-24
上傳用戶：jiangfire
本文結(jié)合目前國(guó)內(nèi)外航電數(shù)據(jù)處理系統(tǒng)的發(fā)展概況，設(shè)計(jì)了一款集數(shù)據(jù)采集、處理、控制及傳輸于一體的航電處理系統(tǒng)。文章首先深入研究了自適應(yīng)濾波器原理，分析了LMS算法性能，著重從影響算法性能的因素入手，通過(guò)分析仿真，改進(jìn)算法，提升了算法性能，給出仿真結(jié)果分析，并設(shè)計(jì)應(yīng)用于系統(tǒng)之中；其次介紹了ARINC-429航空總線和RS-422串行總線的信息標(biāo)準(zhǔn)和傳輸格式。在此基礎(chǔ)上，設(shè)計(jì)了基于FPGA的解決航電系統(tǒng)數(shù)據(jù)采集、濾波處理、控制傳輸和復(fù)雜非線性運(yùn)算的一體化實(shí)現(xiàn)方案。選用XILINX公司的FPGA，實(shí)現(xiàn)了航電數(shù)據(jù)采集、傳輸和控制，集成了ARlNC-429和RS-422兩種通信接口，實(shí)現(xiàn)了總線冗余，并實(shí)現(xiàn)了數(shù)據(jù)濾波和相應(yīng)的算法處理。最后，在實(shí)驗(yàn)室環(huán)境下，對(duì)每個(gè)模塊分別進(jìn)行了軟硬件測(cè)試。
標(biāo)簽： FPGA 數(shù)據(jù)處理 傳輸系統(tǒng)
上傳時(shí)間： 2013-07-01
上傳用戶：R50974
目 錄 第一章 概述 3 第一節(jié) 硬件開(kāi)發(fā)過(guò)程簡(jiǎn)介 3 §1.1.1 硬件開(kāi)發(fā)的基本過(guò)程 4 §1.1.2 硬件開(kāi)發(fā)的規(guī)范化 4 第二節(jié) 硬件工程師職責(zé)與基本技能 4 §1.2.1 硬件工程師職責(zé) 4 §1.2.1 硬件工程師基本素質(zhì)與技術(shù) 5 第二章 硬件開(kāi)發(fā)規(guī)范化管理 5 第一節(jié) 硬件開(kāi)發(fā)流程 5 §3.1.1 硬件開(kāi)發(fā)流程文件介紹 5 §3.2.2 硬件開(kāi)發(fā)流程詳解 6 第二節(jié) 硬件開(kāi)發(fā)文檔規(guī)范 9 §2.2.1 硬件開(kāi)發(fā)文檔規(guī)范文件介紹 9 §2.2.2 硬件開(kāi)發(fā)文檔編制規(guī)范詳解 10 第三節(jié) 與硬件開(kāi)發(fā)相關(guān)的流程文件介紹 11 §3.3.1 項(xiàng)目立項(xiàng)流程： 11 §3.3.2 項(xiàng)目實(shí)施管理流程： 12 §3.3.3 軟件開(kāi)發(fā)流程： 12 §3.3.4 系統(tǒng)測(cè)試工作流程： 12 §3.3.5 中試接口流程 12 §3.3.6 內(nèi)部驗(yàn)收流程 13 第三章 硬件EMC設(shè)計(jì)規(guī)范 13 第一節(jié) CAD輔助設(shè)計(jì) 14 第二節(jié) 可編程器件的使用 19 §3.2.1 FPGA產(chǎn)品性能和技術(shù)參數(shù) 19 §3.2.2 FPGA的開(kāi)發(fā)工具的使用： 22 §3.2.3 EPLD產(chǎn)品性能和技術(shù)參數(shù) 23 §3.2.4 MAX + PLUS II開(kāi)發(fā)工具 26 §3.2.5 VHDL語(yǔ)音 33 第三節(jié) 常用的接口及總線設(shè)計(jì) 42 §3.3.1 接口標(biāo)準(zhǔn)： 42 §3.3.2 串口設(shè)計(jì)： 43 §3.3.3 并口設(shè)計(jì)及總線設(shè)計(jì)： 44 §3.3.4 RS－232接口總線 44 §3.3.5 RS－422和RS－423標(biāo)準(zhǔn)接口聯(lián)接方法 45 §3.3.6 RS－485標(biāo)準(zhǔn)接口與聯(lián)接方法 45 §3.3.7 20mA電流環(huán)路串行接口與聯(lián)接方法 47 第四節(jié) 單板硬件設(shè)計(jì)指南 48 §3.4.1 電源濾波： 48 §3.4.2 帶電插拔座： 48 §3.4.3 上下拉電阻： 49 §3.4.4 ID的標(biāo)準(zhǔn)電路 49 §3.4.5 高速時(shí)鐘線設(shè)計(jì) 50 §3.4.6 接口驅(qū)動(dòng)及支持芯片 51 §3.4.7 復(fù)位電路 51 §3.4.8 Watchdog電路 52 §3.4.9 單板調(diào)試端口設(shè)計(jì)及常用儀器 53 第五節(jié) 邏輯電平設(shè)計(jì)與轉(zhuǎn)換 54 §3.5.1 TTL、ECL、PECL、CMOS標(biāo)準(zhǔn) 54 §3.5.2 TTL、ECL、MOS互連與電平轉(zhuǎn)換 66 第六節(jié) 母板設(shè)計(jì)指南 67 §3.6.1 公司常用母板簡(jiǎn)介 67 §3.6.2 高速傳線理論與設(shè)計(jì) 70 §3.6.3 總線阻抗匹配、總線驅(qū)動(dòng)與端接 76 §3.6.4 布線策略與電磁干擾 79 第七節(jié) 單板軟件開(kāi)發(fā) 81 §3.7.1 常用CPU介紹 81 §3.7.2 開(kāi)發(fā)環(huán)境 82 §3.7.3 單板軟件調(diào)試 82 §3.7.4 編程規(guī)范 82 第八節(jié) 硬件整體設(shè)計(jì) 88 §3.8.1 接地設(shè)計(jì) 88 §3.8.2 電源設(shè)計(jì) 91 第九節(jié) 時(shí)鐘、同步與時(shí)鐘分配 95 §3.9.1 時(shí)鐘信號(hào)的作用 95 §3.9.2 時(shí)鐘原理、性能指標(biāo)、測(cè)試 102 第十節(jié) DSP技術(shù) 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特點(diǎn)與應(yīng)用 109 §3.10.3 TMS320 C54X DSP硬件結(jié)構(gòu) 110 §3.10.4 TMS320C54X的軟件編程 114 第四章 常用通信協(xié)議及標(biāo)準(zhǔn) 120 第一節(jié) 國(guó)際標(biāo)準(zhǔn)化組織 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二節(jié) 硬件開(kāi)發(fā)常用通信標(biāo)準(zhǔn) 122 §4.2.1 ISO開(kāi)放系統(tǒng)互聯(lián)模型 122 §4.2.2 CCITT G系列建議 123 §4.2.3 I系列標(biāo)準(zhǔn) 125 §4.2.4 V系列標(biāo)準(zhǔn) 125 §4.2.5 TIA/EIA 系列接口標(biāo)準(zhǔn) 128 §4.2.5 CCITT X系列建議 130 參考文獻(xiàn) 132 第五章 物料選型與申購(gòu) 132 第一節(jié) 物料選型的基本原則 132 第二節(jié) IC的選型 134 第三節(jié) 阻容器件的選型 137 第四節(jié) 光器件的選用 141 第五節(jié) 物料申購(gòu)流程 144 第六節(jié) 接觸供應(yīng)商須知 145 第七節(jié) MRPII及BOM基礎(chǔ)和使用 146
標(biāo)簽： 硬件工程師
上傳時(shí)間： 2013-05-28
上傳用戶：pscsmon
電池充放電監(jiān)控系統(tǒng)方案 NDAM RSM RS-485網(wǎng)絡(luò) 數(shù)據(jù)采集模塊
標(biāo)簽： 電池充放電 方案 監(jiān)控系統(tǒng)
上傳時(shí)間： 2013-07-11
上傳用戶：sowhat
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
