Turbo碼編碼器的Rom宏模塊，此模塊中包含Rom.v文件和存儲(chǔ)交織地址的.mif文件
上傳時(shí)間： 2014-01-10
上傳用戶：kr770906
1.檢測(cè)CPU的型號(hào) 2.檢測(cè)記憶體狀態(tài) 3.檢測(cè)可用硬碟空間 4.檢測(cè)CD－Rom
上傳時(shí)間： 2014-01-14
上傳用戶：84425894
采用IEEE745格式的浮點(diǎn)+Rom RAM的方式成功實(shí)現(xiàn)FFT，含有設(shè)計(jì)報(bào)告和設(shè)計(jì)源代碼.
上傳時(shí)間： 2022-04-18
上傳用戶：
智能型充電器電源和顯示的設(shè)計(jì) 隨著越來越多的手持式電器的出現(xiàn)，對(duì)高性能、小尺寸、重量輕的電池充電器的需求也越來越大。電池技術(shù)的持續(xù)進(jìn)步也要求更復(fù)雜的充電算法以實(shí)現(xiàn)快速、安全的充電。因此需要對(duì)充電過程進(jìn)行更精確的監(jiān)控，以縮短充電時(shí)間、達(dá)到最大的電池容量，并防止電池?fù)p壞。AVR 已經(jīng)在競(jìng)爭(zhēng)中領(lǐng)先了一步，被證明是下一代充電器的完美控制芯片。Atmel AVR 微處理器是當(dāng)前市場(chǎng)上能夠以單片方式提供Flash、EEPRom 和10 位ADC的最高效的8 位RISC 微處理器。由于程序存儲(chǔ)器為Flash，因此可以不用象MASK Rom一樣，有幾個(gè)軟件版本就庫(kù)存幾種型號(hào)。Flash 可以在發(fā)貨之前再進(jìn)行編程，或是在PCB貼裝之后再通過ISP 進(jìn)行編程，從而允許在最后一分鐘進(jìn)行軟件更新。EEPRom 可用于保存標(biāo)定系數(shù)和電池特性參數(shù)，如保存充電記錄以提高實(shí)際使用的電池容量。10位A/D 轉(zhuǎn)換器可以提供足夠的測(cè)量精度，使得充好后的容量更接近其最大容量。而其他方案為了達(dá)到此目的，可能需要外部的ADC，不但占用PCB 空間，也提高了系統(tǒng)成本。AVR 是目前唯一的針對(duì)像 “C”這樣的高級(jí)語言而設(shè)計(jì)的8 位微處理器。C 代碼似的設(shè)計(jì)很容易進(jìn)行調(diào)整以適合當(dāng)前和未來的電池，而本次智能型充電器顯示程序的編寫則就是用C語言寫的。
上傳時(shí)間： 2013-05-18
上傳用戶：zhaiye
隨著科學(xué)技術(shù)的飛速發(fā)展，電子測(cè)量技術(shù)被廣泛應(yīng)用在電子、機(jī)械、醫(yī)療、測(cè)控及航天等各個(gè)領(lǐng)域，而電子測(cè)量技術(shù)要用到各種形式的高質(zhì)量信號(hào)源，因此任意波形發(fā)生器的研制就具有非常重要的現(xiàn)實(shí)意義。 本文便是基于DDS(DirectDigitalSynthesis)技術(shù)進(jìn)行任意波形發(fā)生器研制的。要求可以產(chǎn)生正弦波、方波、三角波與鋸齒波等常規(guī)波形，而且能夠產(chǎn)生任意波形，從而滿足研究的需要。具體工作如下： (一)介紹國(guó)內(nèi)外關(guān)于任意波形發(fā)生器研究的發(fā)展情況，闡述頻率合成技術(shù)的各種方式與技術(shù)對(duì)比情況，并選定直接數(shù)字頻率合成技術(shù)進(jìn)行研制。 (二)介紹系統(tǒng)的硬件設(shè)計(jì)構(gòu)成與功能實(shí)現(xiàn)，并對(duì)系統(tǒng)部件進(jìn)行逐一細(xì)述。選用單片機(jī)作為控制模塊，使用FPGA實(shí)現(xiàn)DDS功能作為技術(shù)核心，并對(duì)外圍電路的設(shè)計(jì)與接口技術(shù)進(jìn)行分析。 (三)講述DDS的工作原理、工作特點(diǎn)與技術(shù)指標(biāo)，并基于FPGA芯片EP1C3T144C8進(jìn)行設(shè)計(jì)，通過使用相位累加器與波形Rom等模塊，實(shí)現(xiàn)DDS功能。同時(shí)輔以使能模塊與行列式鍵盤，實(shí)現(xiàn)各種波形的靈活輸出。 (四)給出系統(tǒng)產(chǎn)生的測(cè)試數(shù)據(jù)，并對(duì)影響頻譜純度的雜散與噪聲產(chǎn)生的原因進(jìn)行分析。
標(biāo)簽： FPGA 任意波形發(fā)生器
上傳時(shí)間： 2013-04-24
上傳用戶：diets
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分：相位累加器可以時(shí)鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由Rom實(shí)現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實(shí)現(xiàn)一個(gè)DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價(jià)比，電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)；接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析，特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實(shí)物照片和測(cè)試結(jié)果，并對(duì)此作了一定的分析。
上傳時(shí)間： 2013-07-05
上傳用戶：suxuan110425
頻率特性測(cè)試儀(簡(jiǎn)稱掃頻儀)是一種測(cè)試電路頻率特性的儀器，它廣泛應(yīng)用于無線電、電視、雷達(dá)及通信等領(lǐng)域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個(gè)模塊構(gòu)成，電路復(fù)雜，體積龐大，而且在高頻測(cè)量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設(shè)計(jì)的方法，針對(duì)可編程邏輯器件的特點(diǎn)，對(duì)硬件實(shí)現(xiàn)方法進(jìn)行了探索。 本文對(duì)三大關(guān)鍵技術(shù)進(jìn)行了深入研究： 第一，由掃頻信號(hào)發(fā)生器的設(shè)計(jì)出發(fā)，對(duì)直接數(shù)字頻率合成技術(shù)(DDS)進(jìn)行了系統(tǒng)的理論研究，并改進(jìn)了Rom壓縮方法，在提高壓縮比的同時(shí)，改進(jìn)了DDS系統(tǒng)的雜散度，并且利用該方法實(shí)現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號(hào)發(fā)生器。 第二，為了提高系統(tǒng)時(shí)鐘的工作頻率，對(duì)流水線算法進(jìn)行了深入的研究，并針對(duì)累加器的特點(diǎn)，進(jìn)行了一系列的改進(jìn)，使系統(tǒng)能在100MHz的頻率下正常工作。 第三，從系統(tǒng)頻率特性測(cè)試的理論出發(fā)，研究如何在FPGA中提高多位數(shù)學(xué)運(yùn)算的速度，從而提出了一種實(shí)現(xiàn)多位BCD碼除法運(yùn)算的方法—高速串行BCD碼除法；隨后，又將流水線技術(shù)應(yīng)用于該算法，對(duì)該方法進(jìn)行改進(jìn)，完成了基于流水線技術(shù)的BCD碼除法運(yùn)算的設(shè)計(jì)，并用此方法實(shí)現(xiàn)了頻率特性的測(cè)試。 在研究以上理論方法的基礎(chǔ)上，以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實(shí)現(xiàn)載體，提出了基于單片機(jī)和FPGA體系結(jié)構(gòu)的集成化設(shè)計(jì)方案；以VerilogHDL為設(shè)計(jì)語言，實(shí)現(xiàn)了頻率特性測(cè)試儀主要部分的設(shè)計(jì)。該頻率特性測(cè)試儀完成掃頻信號(hào)的輸出和頻率特性的測(cè)試兩大主要任務(wù)，而掃頻信號(hào)源和頻率特性測(cè)試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現(xiàn)了可編程邏輯器件的優(yōu)勢(shì)。 本文首先對(duì)相關(guān)的概念理論進(jìn)行了介紹，包括DDS原理、流水線技術(shù)等，進(jìn)而提出了系統(tǒng)的總體設(shè)計(jì)方案，包括設(shè)計(jì)工具、語言和實(shí)現(xiàn)載體的選擇，而后，簡(jiǎn)要介紹了微處理器電路和外圍電路，最后，較為詳細(xì)地闡述了兩個(gè)主要模塊的設(shè)計(jì)，并給出了實(shí)現(xiàn)方式。
標(biāo)簽： FPGA 頻率特性 測(cè)試 儀的研制
上傳時(shí)間： 2013-06-08
上傳用戶：xiangwuy
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計(jì)是利用FPGA完成一個(gè)DDS系統(tǒng)并利用該系統(tǒng)實(shí)現(xiàn)模擬信號(hào)的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時(shí)鐘的控制下完成相位的累加；相位碼—幅度碼轉(zhuǎn)換電路，一般由Rom實(shí)現(xiàn)；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào)，也可以通過改變相位字改變信號(hào)的相位，因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，同時(shí)用該數(shù)字信號(hào)與一個(gè)固定的頻率字累加，形成一個(gè)受模擬信號(hào)幅度控制的頻率字，從而獲得一個(gè)頻率受模擬信號(hào)的幅度控制的正弦波，即實(shí)現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實(shí)現(xiàn)的。使用Altera公司的ACEX1K系列FPGA，整個(gè)系統(tǒng)由VHDL語言編程，開發(fā)軟件為MAX+PLUSⅡ。經(jīng)過實(shí)際測(cè)試，該系統(tǒng)在頻率較低時(shí)與理論值完全符合，但在高頻時(shí)，受器件速度的限制，波形有較大的失真。
標(biāo)簽： FPGA DDS 數(shù)字化 調(diào)頻
上傳時(shí)間： 2013-06-14
上傳用戶：ljt101007
本文結(jié)合工程需要詳細(xì)論述了一種數(shù)字相位計(jì)的實(shí)現(xiàn)方法，該方法是基于FPGA(現(xiàn)場(chǎng)可編程門陣列)芯片運(yùn)用FFT(快速傅立葉變換)算法完成的。首先，從相位測(cè)量的原理出發(fā)，分析了傳統(tǒng)相位計(jì)的缺點(diǎn)，給出了一種高可靠性的相位檢測(cè)實(shí)用算法，其算法核心是對(duì)采集信號(hào)進(jìn)行FFT變換，通過頻譜分析，實(shí)現(xiàn)對(duì)參考信號(hào)和測(cè)量信號(hào)初相位的檢測(cè)，并同時(shí)闡述了FPGA在實(shí)現(xiàn)數(shù)字相位計(jì)核心FFT算法中的優(yōu)勢(shì)。在優(yōu)化的硬件結(jié)構(gòu)中，利用多個(gè)乘法器并行運(yùn)算的方式加快了蝶形運(yùn)算單元的運(yùn)算速度；內(nèi)置雙端口RAM、旋轉(zhuǎn)因子Rom使數(shù)據(jù)存儲(chǔ)的速度得到提高；采用了流水線的工作方式使數(shù)據(jù)的存儲(chǔ)、運(yùn)算在時(shí)間上達(dá)到匹配。整個(gè)設(shè)計(jì)采用VHDL(超高速硬件描述語言)語言作為系統(tǒng)內(nèi)部硬件結(jié)構(gòu)的描述手段，在Altera的QuartusⅡ軟件支持下完成。仿真結(jié)果表明，基于FPGA實(shí)現(xiàn)的FFT算法無論在速度和精度上都滿足了相位測(cè)量的需要，其運(yùn)算64點(diǎn)數(shù)據(jù)僅需27.5us，最大誤差在1％之內(nèi)。
標(biāo)簽： FPGA 數(shù)字 相位計(jì)
上傳時(shí)間： 2013-06-04
上傳用戶：lgnf
ARM嵌入式技術(shù)在工業(yè)和生活中正得到越來越廣泛的應(yīng)用，為了適應(yīng)技術(shù)的發(fā)展和社會(huì)的需求，滿足為社會(huì)培養(yǎng)創(chuàng)新型人才的需要，高校通信類和電子類專業(yè)開設(shè)ARM嵌入式技術(shù)相關(guān)課程及其實(shí)驗(yàn)課程將成為趨勢(shì)。在課程中設(shè)置合理實(shí)驗(yàn)，可以有效提高學(xué)生的動(dòng)手能力和培養(yǎng)創(chuàng)新性思維，幫助學(xué)生更快、更好地掌握理論和應(yīng)用技術(shù)。 論文設(shè)計(jì)的ARM嵌入式教學(xué)實(shí)驗(yàn)系統(tǒng)包括一塊適合普通高校嵌入式技術(shù)實(shí)驗(yàn)課程教學(xué)的實(shí)驗(yàn)開發(fā)板及其配套的實(shí)驗(yàn)。該實(shí)驗(yàn)系統(tǒng)針對(duì)一般高校所開設(shè)的ARM嵌入式技術(shù)相關(guān)課程的要求而設(shè)計(jì)，配套實(shí)驗(yàn)符合教學(xué)大綱及實(shí)驗(yàn)課時(shí)的要求。 論文設(shè)計(jì)的實(shí)驗(yàn)開發(fā)板主要組成模塊有：最小系統(tǒng)，包括控制器模塊、電源模塊、復(fù)位模塊、Flash Rom模塊、SDRAM模塊、JTAG接口等；擴(kuò)展接口，包括LED、鍵盤、RS232串口、I2C接口、液晶模塊、以太網(wǎng)模塊等。實(shí)驗(yàn)開發(fā)板采用S3C4510B網(wǎng)絡(luò)控制芯片用作控制和信號(hào)處理，使用網(wǎng)絡(luò)接口芯片DM9161和隔離變壓器H1102完成網(wǎng)絡(luò)接入，使用AM29LV160和HY57V641620HG構(gòu)建16位存儲(chǔ)單元，使用AT24C01和PCF8583來構(gòu)建I2C接口，使用MAX232完成TTL電平轉(zhuǎn)換以擴(kuò)展RS232串口，并擴(kuò)展鍵盤和LCD實(shí)現(xiàn)人機(jī)交互。實(shí)驗(yàn)開發(fā)板的硬件設(shè)計(jì)充分考慮了一般高校實(shí)驗(yàn)室的條件和需求，能夠較好地將成本控制在150元左右，有利于在有限的條件下為每個(gè)學(xué)生盡可能的創(chuàng)造動(dòng)手制作PCB的實(shí)驗(yàn)條件。實(shí)驗(yàn)板的接口設(shè)計(jì)能夠讓學(xué)生較為方便地開展實(shí)驗(yàn)，并考慮了實(shí)驗(yàn)板擴(kuò)展和二次開發(fā)的需要。 論文設(shè)計(jì)的實(shí)驗(yàn)系統(tǒng)配套實(shí)驗(yàn)主要有基礎(chǔ)實(shí)驗(yàn)、擴(kuò)展實(shí)驗(yàn)和設(shè)計(jì)實(shí)驗(yàn)。基礎(chǔ)實(shí)驗(yàn)主要幫助學(xué)生熟悉嵌入式系統(tǒng)的片內(nèi)資源和特殊功能寄存器的配置方法，對(duì)整個(gè)嵌入式系統(tǒng)的架構(gòu)有一定的理解，能編程完成一些簡(jiǎn)單的控制功能；擴(kuò)展實(shí)驗(yàn)主要幫助學(xué)生建立嵌入式系統(tǒng)開發(fā)和設(shè)計(jì)的基本理念，能夠設(shè)計(jì)和實(shí)現(xiàn)常見的外設(shè)驅(qū)動(dòng)程序，能夠進(jìn)行操作系統(tǒng)的配置和移植，能夠自行對(duì)實(shí)驗(yàn)板進(jìn)行一定程度的擴(kuò)展；設(shè)計(jì)實(shí)驗(yàn)?zāi)軌驇椭鷮W(xué)生提高嵌入式系統(tǒng)的設(shè)計(jì)開發(fā)能力，使學(xué)生能根據(jù)需要設(shè)計(jì)出實(shí)現(xiàn)一定功能的擴(kuò)展模塊，從而使實(shí)驗(yàn)板擴(kuò)展成實(shí)現(xiàn)具體功能的工業(yè)產(chǎn)品?；A(chǔ)實(shí)驗(yàn)包括ADS集成環(huán)境實(shí)驗(yàn)、鍵盤實(shí)驗(yàn)（GPIO輸入）、LED實(shí)驗(yàn)（GPIO輸出）、定時(shí)器實(shí)驗(yàn)、外部中斷實(shí)驗(yàn)、UART串口通信實(shí)驗(yàn)、I2C接口實(shí)驗(yàn)、液晶顯示實(shí)驗(yàn)；擴(kuò)展實(shí)驗(yàn)包括建立交叉編譯環(huán)境實(shí)驗(yàn)、操作系統(tǒng)編譯實(shí)驗(yàn)、操作系統(tǒng)移植實(shí)驗(yàn)、以太網(wǎng)通信實(shí)驗(yàn)、TFTP實(shí)驗(yàn)、WEB訪問實(shí)驗(yàn)；設(shè)計(jì)實(shí)驗(yàn)包括TCP/IP協(xié)議棧實(shí)驗(yàn)、Web服務(wù)器實(shí)驗(yàn)。學(xué)生通過完成基礎(chǔ)實(shí)驗(yàn)、擴(kuò)展實(shí)驗(yàn)和設(shè)計(jì)實(shí)驗(yàn)來達(dá)到教學(xué)大綱的要求，并可以在此基礎(chǔ)上進(jìn)行更深入的創(chuàng)新性開發(fā)實(shí)驗(yàn)，可以滿足一般高校嵌入式技術(shù)實(shí)驗(yàn)課程教學(xué)的需要。 論文介紹了嵌入式交叉編譯環(huán)境的建立以及實(shí)驗(yàn)開發(fā)板設(shè)計(jì)完成后進(jìn)行的調(diào)試。實(shí)驗(yàn)開發(fā)板移植的嵌入式操作系統(tǒng)為uClinux，采用的Bootloader為U-boot。論文還簡(jiǎn)單介紹了實(shí)驗(yàn)系統(tǒng)的擴(kuò)展方案和二次開發(fā)方案，并對(duì)嵌入式新技術(shù)的發(fā)展做了粗淺的探討。 論文所做的工作以科學(xué)發(fā)展觀為指導(dǎo)，是對(duì)普通高校ARM嵌入式技術(shù)實(shí)驗(yàn)課程設(shè)計(jì)的一次有益探索。
標(biāo)簽： ARM 嵌入式 教學(xué)實(shí)驗(yàn)系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：jjq719719
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
