電子書-FPGA與Matlab聯合實戰V1.0 127頁前言 作為網絡上第一個開源此技術，筆者迫不及待地想將此技術分享出來。筆者從 2011 年 接觸 FPGA 以來，從各個方面使用 FPGA，無論是控制、圖像視頻、IC 前端驗證、仿真測試， 各個部分都有所觸及，2015 年第一次接觸到 FPGA 與 matlab 的硬件在環實時仿真，就對感 受到技術的強大，雖然這里面還有很到的問題，但是作為最強大的仿真驗證工具 Matlab 與 最強大的可編程器件的結合，做仿真測試很方便的，可直接通過 matlab 產生測試信號或者 通過 matlab 接收分析 FPGA 處理完成后的信號。 如今 FPGA 開發過程勢必要涉及到一個過程：驗證仿真，驗證很多情況下是在 Matlab 上進行的，而仿真大部分初學者都是采用 Modelsim 仿真軟件進行。比如設計一個信號濾波 模塊，驗證該濾波模塊是在 Matlab 上進行設計驗證，得到該模塊的設計參數和設計結構， 然后再轉換為 Rtl 代碼，再用 Modelsim 軟件進行仿真，這個過程涉及到采用 matlab 軟件產 生待測試的信號，輸入到 Rtl 代碼中，然后在通過 Modelsim 軟件進行仿真得到處理后的信 號，再將該信號輸出到文件，最后通過 Matlab 軟件分析處理后的
上傳時間： 2021-10-23
上傳用戶：
從開始接觸Altera（現在應該叫intel PSG了）的NIOS II處理器，到現在，已經有6個年頭了。從開始的C語言都不懂，到現在能使用NIOS II開發一些實用的東西，中間的過程也是非常的曲折。最開始的時候，完全是煉獄一般，走一步，十個坑，沒人指導，填幾天，再走一步，再填一個坑。到了后來對這個東西開始心生敬畏，敬畏不是因為它有多么多么強大，而是在學習和使用它的過程中，讓我對CPU架構，單片機系統實現思路和編程方法有了較為底層的認識，也算是一個升華吧，雖然在這個過程中還是常常掉入坑里好久才能爬出來。到了現在，能夠指導大家學習和使用NIOS II處理器結合FPGA Rtl邏輯實現一些功能，自己也能做一些不大的小東西。這6年，感覺就像是按照指數函數的曲線進步的，最開始很慢，后面越來越快。想想自己能堅持到現在，可真不容易。
標簽： nios ii
上傳時間： 2022-02-04
上傳用戶：slq1234567890
里面包括Rtl邏輯，m腳本（matlab程序），光盤拷貝的
上傳時間： 2022-05-18
上傳用戶：xsr1983
Vivado設計分為Project Mode和Non-project Mode兩種模式，一般簡單設計中，我們常用的是Project Mode。在本手冊中，我們將以一個簡單的實驗案例，一步一步的完成Vivado的整個設計流程一、新建工程1、打開Vivado 2013.4開發工具，可通過桌面快捷方式或開始菜單中xilinx DesignTools-Vivado 2013.4下的Vivado 2013.4打開軟件，開啟后，軟件如下所示：2、單擊上述界面中Create New Project圖標，彈出新建工程向導，點擊Next.3、輸入工程名稱、選擇工程存儲路徑，并勾選Create project subdirectory選項，為工程在指定存儲路徑下建立獨立的文件夾。設置完成后，點擊Next注意：工程名稱和存儲路徑中不能出現中文和空格，建議工程名稱以字母、數字、下劃線來組成。4、選擇Rtl Project一項，并勾選Do not specifty sources at this time，勾選該選項是為了跳過在新建工程的過程中添加設計源文件。點擊Next.IA5、根據使用的FPGA開發平臺，選擇對應的FPGA目標器件。（在本手冊中，以xilinx官方開發板KC705為例，Nexys4開發板請選擇Artix-7 XC7A100TCSG324-2的器件，即Family和Subfamily均為Artix-7，封裝形式（Package）為cSG324，速度等級（Speed grade）為-1，溫度等級（Temp Grade）為C）。點擊Next6、確認相關信息與設計所用的的FPGA器件信息是否一致，一致請點擊Finish，不一致，請返回上一步修改。二、設計文件輸入1、如下圖所示，點擊Flow Navigator下的Project Manager->Add Sources或中間Sources中的對話框打開設計文件導入添加對話框。2、選擇第二項Add or Create Design Sources，用來添加或新建Verilog或VHDL源文件，點擊Next
標簽： vivado
上傳時間： 2022-05-28
上傳用戶：默默
隨著手機攝像頭和數碼相機性能的提升，增加攝像頭設備到平臺處理器之間的傳輸帶寬變越來越有必要，傳統的DVP接口已經不能適應現在的科技發展。在這樣的大形勢下MIPI聯盟應運而生，它制定了一個通用的標準來規范高性能移動終端的接口，而它的子協議MIPI CSI-2則完美的解決了攝像頭設備與平臺處理器之間高速通信的難題，提供了一種標準化、強大、可靠、低功耗的傳輸方式。MPI CSI-2接口采用差分信號線，確保了高速數據在傳輸時不易受到外界的干擾，而其采用的ECC編碼和CRC編碼則從一定程度上減少了個別錯誤數據對于整體數據的影響，又由于自身處于MIPI大家族協議之中，它自身也很容易兼容應用MIPI家族協議的其他設備。本文詳細的介紹了MIPI CSI-2協議數字部分Rtl的實現，模擬部分的實現，以及后續的測試分析。在設計中Rtl的設計、糾錯以及模塊的時序分析在Linux平臺上進行。而模擬部分的實現以及整體的動態測試在FPGA平臺上進行。通過這樣的分工可以更全面的發揮兩個平臺的長處，更具體的來說，在Linux階段的設計時充分的利用了modelsim與verdi配合的優勢，從而更好的設計代碼、分析代碼和測試代碼。而在綜合時又利用Design Compile與Prime time充分的對設計做了資源分析和時序分析，保證了設計的質量。而在FPGA階段設計時，充分的利用了FPGA靈活而且可以動態測試的優勢來驗證模塊的正確性，此外在FPGA上還可以使用商用接收端來接收最后產生的MIPI數據，這樣的驗證方法更權威也更有說服力。在設計方法上，在數字部分的Rtl設計中充分的應用了模塊化的思想，不僅實現了協議的要求，而且靈活的適應了MIPI CSI-2協議在實際應用時的一些變通的需求。而在模擬部分的物理層設計中則大膽的做了嘗試和創新，成功的在沒有先例參照的情況下自主設計了FPGA下的物理層部分，并且最后成功的被商用接收端驗證。總的來說在整個設計過程中遇到了阻礙和很多難題，但是經過不懈的努力最終克服了技術上的種種困難，最終也獲得了階段性的成果和自身的技術提高。
上傳時間： 2022-05-30
上傳用戶：kingwide
第41講 Tcl在Vivado中的應用（7）：非工程模式下的設計流程管理第40講 Tcl在Vivado中的應用（6）：工程模式下的設計流程管理第39講 Tcl在Vivado中的應用（5）：使用Xilinx Tcl Store第38講 Tcl在Vivado中的應用（4）：嵌入自定義Tcl命令第37講 Tcl在Vivado中的應用（3）：使用Hook Script第36講 Tcl在Vivado中的應用（2）：定制報告第35講 Tcl在Vivado中的應用（1）：編輯網表第34講 利用Vivado IP Integrator進行設計開發第33講 功耗估計和優化第32講 UltraFast設計方法學（11）：時序收斂之10個時序收斂技巧第31講 UltraFast設計方法學（10）：時序收斂之時序約束基本準則第30講 UltraFast設計方法學（9）：理解實現策略第29講 UltraFast設計方法學（8）：在Vivado中使用設計規則檢查第28講 UltraFast設計方法學（7）：如何管理IP約束第27講 UltraFast設計方法學（6）：定義時鐘分組第26講 UltraFast設計方法學（5）：時序約束第25講 UltraFast設計方法學（4）：Rtl代碼風格（2）第24講 UltraFast設計方法學（3）：Rtl代碼風格（1）第23講 UltraFast設計方法學（2）：時鐘第22講 UltraFast設計方法學（1）：初識UltraFast第21講 綜合后的設計分析（2）：時序分析第20講 綜合后的設計分析（1）：資源與扇出分析第19講 約束的優先級第18講 設置偽路徑第17講 設置多周期路徑約束第16講 虛擬時鐘第15講 設置輸出延時約束第14講 設置輸入延時約束第13講 創建基本時鐘周期約束第12講 時序分析中的基本概念和術語第11講 與Vivado設計流程相關的一些技巧第10講 輸入/輸出和時鐘規劃第9講 編程與調試第8講 Vivado里最常用的5個Tcl命令第7講 增量實現第6講 實現第5講 綜合的基本設置和綜合屬性第4講 基于ModelSim的邏輯仿真（DEMO工程文件與第三講一致！）第3講 基于XSim的邏輯仿真第2講 用三個DEMO講解如何在設計中使用IP
標簽： vivado
上傳時間： 2022-06-13
上傳用戶：jason_vip1
Rtl 8211 規格書 用于了解產品特性和電氣參數 硬件參考設計Rtl8211F-CG Rtl8211FD-CG Rtl8211FI-CG Rtl8211FDI-CG
標簽： Rtl8211f
上傳時間： 2022-06-21
上傳用戶：
GPIB為PC機與可編程儀器之間的連接系統定義了電氣、機械、功能和軟件特性。在自動測試領域中，GPIB通用接口是測試儀器常用的接口方式，具有一定的優勢。通過GPIB組建自動測試系統方便且費用低廉。而GPIB控制芯片是自動測試系統中的關鍵芯片。目前，此類芯片只有國外少數公司生產，不僅價格昂貴，而且購買不便。因此，GPIB接口芯片的國產化、自主化對我國的自動測試產業具有重大的意義。本文通過對IEEE-488協議的理解與裁減，定義了一款包含具有講者，聽者，控者三個功能的GPIB接口控制規范。采用標準數字IC設計流程，對協議狀態機化簡后，進行了Rtl級的Verilog編碼設計，基于FPGA進行了原型驗證。根據需要，對芯片的內部進行了時鐘門控處理來降低功耗。采用芯片引腳復用和JTAG測試原理，對芯片內部增加了測試電路，方便了內部狀態的測試，實現了可測試性設計。該芯片的工作時鐘頻率為8MHz，通過Synopsys的工具DC對源代碼進行了綜合；使用PT對設計進行了靜態時序分析；采用Cadence公司的Silicon Ensemble對綜合后的網表進行了版圖設計，對芯片內部的電源網絡和時鐘樹做了特殊處理，在國外的某5V0.5/m標準數字單元庫下進行了mapping，芯片規模10萬門左右，裸片面積為1.5mm×1.7mm。
上傳時間： 2022-06-25
上傳用戶：zhaiyawei
VIP專區-嵌入式/單片機編程源碼精選合集系列（21）資源包含以下內容：1. 飛利普d12芯片的測試源碼.2. 三星fs44b0 bootloader源程序和鏡象文件.3. I2C 庫文件協議.4. 液晶兼容0701.5. 24c02 的讀寫程序.6. mcu isp cheng xu.7. ISP 1581USB2.0 高速接口頭文件.8. LCD的顯示C編程.9. S3C2410 jtag編程和可用的.10. TI公司TMS320VC5509的外設驅動程序.11. 2407嵌入式系統程序（c語言).12. GPS 數據接收分析.13. E-1330點陣液晶屏驅動程序.14. 使用軟件的方法實現A/D功能.15. 24c01-24c16讀寫驅動程序.16. P89CXX編程器控制CPU接收和控制程序.17. //軟件紅外線接收程序 //該軟件是很久以前做的.18. 通用93c06-93c86系列.19. 8139 Rtl 源代碼.20. VxWork的開發培訓教程.21. 這是VXWORK培訓教程的第2部（共15部）01Getting_Started.22. VXWORK的培訓教程.23. VXWORK的培訓教程03WindSh_and_Browser.24. VXWORK的培訓教程04CrossWind.25. VXWORK培訓教程05Real-Time_Multitasking.26. VXWORK培訓教程06WindView2.0.27. VXWORK的培訓教程07Semaphores.28. VXWORK培訓教程08Intertask_Communication.29. VXWORK培訓教程.30. VxWork的開發培訓教程.31. VxWork的開發培訓教程.32. VxWork的開發培訓教程.33. VxWork的開發培訓教程.34. atmel flash 燒寫源代碼.35. 電子琴程序,硬件 p2.6經過兩個三極管9013放大 接上一塊小喇叭.36. 測溫程序源代碼可以供恒溫控制系統借用的好程序.37. 中文顯示廣告牌程序.38. avrusb源碼.39. avr的fat文件系統測試程序.40. 一個很好用的報警代碼.
上傳時間： 2013-05-30
上傳用戶：eeworm
Borland C++ Builder Compiler 是一個BC 編譯器。它是用來優化BC 開發系統的工具。它包括最后版本的ANSI/ISO C++ 語言的支持，包括Rtl，C++ 的STL框架結構支持
標簽： 固件
上傳時間： 2013-04-15
上傳用戶：eeworm
