原版的外文書，基于FPGA的SDRAM設(shè)計(jì)，相信大家都會感興趣！
上傳時間： 2013-08-19
上傳用戶：heart_2007
針對主控制板上存儲器(SRAM) 存儲的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態(tài)RAM) 作為主存儲器的LED 顯示系統(tǒng)的研究。在實(shí)驗(yàn)中,使用了現(xiàn)場可編程門陣列( FPGA) 來實(shí)現(xiàn)各模塊的邏輯功能。最終實(shí)現(xiàn)了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點(diǎn),基于相同條件,比靜態(tài)內(nèi)存控制的面積大了一倍,驗(yàn)證了動態(tài)內(nèi)存核[7 ]的實(shí)用性。
上傳時間： 2013-08-21
上傳用戶：sjw920325
SDRAM控制模塊；圖象采集系統(tǒng)說明性穩(wěn)當(dāng)；DSP圖象采集系統(tǒng)。SDRAM作為存儲器。
上傳時間： 2013-08-23
上傳用戶：plsee
SDRAM與DDR布線指南
上傳時間： 2013-11-22
上傳用戶：guobing703
廠商把產(chǎn)品命名為DDR3-1600，則意味著該廠商將規(guī)定該SDRAM器件的峰值傳輸速率定為1，600MT/s。雖然這些器件確實(shí)能夠達(dá)到所規(guī)定的傳輸速率，但在實(shí)際工作負(fù)載情況下卻不能持續(xù)保持該速率。原因在于行地址沖突、數(shù)據(jù)總線轉(zhuǎn)換損耗、寫恢復(fù)等都會降低器件的峰值傳輸速率
標(biāo)簽： Virtex SDRAM DDR 控制器
上傳時間： 2013-12-12
上傳用戶：jkhjkh1982
SDRAM的原理和時序 SDRAM內(nèi)存模組與基本結(jié)構(gòu) 我們平時看到的SDRAM都是以模組形式出現(xiàn)，為什么要做成這種形式呢？這首先要接觸到兩個概念：物理Bank與芯片位寬。1、 物理Bank 傳統(tǒng)內(nèi)存系統(tǒng)為了保證CPU的正常工作，必須一次傳輸完CPU在一個傳輸周期內(nèi)所需要的數(shù)據(jù)。而CPU在一個傳輸周期能接受的數(shù) 據(jù)容量就是CPU數(shù)據(jù)總線的位寬，單位是bit（位）。當(dāng)時控制內(nèi)存與CPU之間數(shù)據(jù)交換的北橋芯片也因此將內(nèi)存總線的數(shù)據(jù)位寬 等同于CPU數(shù)據(jù)總線的位寬，而這個位寬就稱之為物理Bank（Physical Bank，下文簡稱P-Bank）的位寬。所以，那時的內(nèi)存必須要組織成P-Bank來與CPU打交道。資格稍老的玩家應(yīng)該還記 得Pentium剛上市時，需要兩條72pin的SIMM才能啟動，因?yàn)橐粭l72pin -SIMM只能提供32bit的位寬，不能滿足Pentium的64bit數(shù)據(jù)總線的需要。直到168pin-SDRAM DIMM上市后，才可以使用一條內(nèi)存開機(jī)。不過要強(qiáng)調(diào)一點(diǎn)，P-Bank是SDRAM及以前傳統(tǒng)內(nèi)存家族的特有概念，RDRAM中將以通道（Channel）取代，而對 于像Intel E7500那樣的并發(fā)式多通道DDR系統(tǒng)，傳統(tǒng)的P-Bank概念也不適用。2、 芯片位寬 上文已經(jīng)講到SDRAM內(nèi)存系統(tǒng)必須要組成一個P-Bank的位寬，才能使CPU正常工作，那么這個P-Bank位寬怎么得到呢 ？這就涉及到了內(nèi)存芯片的結(jié)構(gòu)。 每個內(nèi)存芯片也有自己的位寬，即每個傳輸周期能提供的數(shù)據(jù)量。理論上，完全可以做出一個位寬為64bit的芯片來滿足P-Ban k的需要，但這對技術(shù)的要求很高，在成本和實(shí)用性方面也都處于劣勢。所以芯片的位寬一般都較小。臺式機(jī)市場所用的SDRAM芯片 位寬最高也就是16bit，常見的則是8bit。這樣，為了組成P-Bank所需的位寬，就需要多顆芯片并聯(lián)工作。對于16bi t芯片，需要4顆（4×16bit=64bit）。對于8bit芯片，則就需要8顆了。以上就是芯片位寬、芯片數(shù)量與P-Bank的關(guān)系。P-Bank其實(shí)就是一組內(nèi)存芯片的集合，這個集合的容量不限，但這個集合的 總位寬必須與CPU數(shù)據(jù)位寬相符。隨著計(jì)算機(jī)應(yīng)用的發(fā)展，
上傳時間： 2013-11-04
上傳用戶：zhuimenghuadie
FPGA的應(yīng)用，sdram
上傳時間： 2014-12-28
上傳用戶：aesuser
使用功能強(qiáng)大的FPGA來實(shí)現(xiàn)一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲控制器，由于該公司出產(chǎn)的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設(shè)計(jì)具有很大的使用前景。本設(shè)計(jì)通過采用多路高速率數(shù)據(jù)讀寫操作仿真驗(yàn)證，可知其完全可以滿足時序要求，由綜合結(jié)果可知其使用邏輯資源很少，運(yùn)行速率很高，基本可以滿足所有設(shè)計(jì)需要。
上傳時間： 2013-11-07
上傳用戶：GavinNeko
SDRAM Controller
標(biāo)簽： Controller SDRAM
上傳時間： 2013-12-14
上傳用戶：zuozuo1215
ref-sdr-sdram-vhdl代碼 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.
上傳時間： 2013-11-13
上傳用戶：takako_yang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
