亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

傳輸流復(fù)用器的FPGA建模與實(shí)現(xiàn)

數(shù)字電視近年來(lái)飛速發(fā)展，它最終取代模擬電視是一個(gè)必然趨勢(shì)。可編程邏輯技術(shù)以及EDA技術(shù)的升溫也帶來(lái)了電子系統(tǒng)設(shè)計(jì)的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中，研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實(shí)現(xiàn)，以及相關(guān)的關(guān)鍵技術(shù)。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景，概述了數(shù)字電視前端系統(tǒng)的組成結(jié)構(gòu)與關(guān)鍵技術(shù)，以及可編程邏輯技術(shù)的發(fā)展和優(yōu)勢(shì)。然后介紹了數(shù)字電視系統(tǒng)中的重要標(biāo)準(zhǔn)MPEG-2以及傳輸流復(fù)用器的原理和系統(tǒng)結(jié)構(gòu)，并且從理論上闡述了復(fù)用器設(shè)計(jì)的關(guān)鍵技術(shù)：PSI重組和PCR調(diào)整。接著詳細(xì)說(shuō)明了如何運(yùn)用創(chuàng)新思路，采用獨(dú)特的硬件架構(gòu)在一片F(xiàn)PGA上實(shí)現(xiàn)整個(gè)復(fù)用器的軟件和硬件系統(tǒng)的方案，并且舉例說(shuō)明了復(fù)用器硬件邏輯設(shè)計(jì)中所運(yùn)用的幾個(gè)FPGA設(shè)計(jì)技巧。最后對(duì)本文進(jìn)行總結(jié)，并提出了數(shù)字電視系統(tǒng)中復(fù)用器設(shè)備未來(lái)發(fā)展的設(shè)想。本文中介紹的基于SOPC的硬件復(fù)用器設(shè)計(jì)方案，將系統(tǒng)的軟件和硬件集成在一款A(yù)ltera公司新推出的低成本高密度cyclone系列FPGA上，并且將FPGA設(shè)計(jì)技巧運(yùn)用于復(fù)用器的硬件邏輯設(shè)計(jì)中。整個(gè)設(shè)計(jì)方案不但簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，而且實(shí)現(xiàn)了穩(wěn)定，高速，低成本，可擴(kuò)展性強(qiáng)的復(fù)用器系統(tǒng)。

標(biāo)簽： FPGA 傳輸流 復(fù)用器 建模

上傳時(shí)間： 2013-06-02

上傳用戶：gtzj

SOPC

用SOPC 做軟核實(shí)現(xiàn)LED顯示，對(duì)初學(xué)FPGA SOPC 的朋友適用。

標(biāo)簽： SOPC

上傳時(shí)間： 2013-04-24

上傳用戶：一棵發(fā)財(cái)樹

基于FPGA的信道均衡器的設(shè)計(jì)與實(shí)現(xiàn)

在無(wú)線通信系統(tǒng)中,信號(hào)在傳輸過(guò)程中由于多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致不可避免地產(chǎn)生碼間串?dāng)_(Intersymbol Interference).為了克服碼間串?dāng)_所帶來(lái)的信號(hào)畸變,則必須在接收端增加均衡器,以補(bǔ)償信道特性,正確恢復(fù)發(fā)送序列.盲均衡器由于不需要訓(xùn)練序列,僅利用接收信號(hào)的統(tǒng)計(jì)特性就能對(duì)信道特性進(jìn)行均衡,消除碼間串?dāng)_,成為近年來(lái)通信領(lǐng)域研究的熱點(diǎn)課題.本課題采用已經(jīng)取得了很多研究成果的Bussgang類盲均衡算法,主要因?yàn)樗挠?jì)算復(fù)雜度小,便于實(shí)時(shí)實(shí)現(xiàn),具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺(tái),使用Verilog HDL(Hardware Description Language)語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)基于Bussgang類型算法的盲均衡器的硬件系統(tǒng).本文簡(jiǎn)要介紹了Bussgang類型盲均衡算法中的判決引導(dǎo)LMS(DDLMS)和常模(CMA)兩種算法和FPGA設(shè)計(jì)流程.并詳細(xì)闡述了基于FPGA的信道盲均衡器的設(shè)計(jì)思想、設(shè)計(jì)結(jié)構(gòu)和Verilog設(shè)計(jì)實(shí)現(xiàn),以及分別給出了各個(gè)模塊的結(jié)構(gòu)框圖以及驗(yàn)證結(jié)果.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)做了有益的探索性嘗試,對(duì)今后無(wú)線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.

標(biāo)簽： FPGA 信道 均衡器

上傳時(shí)間： 2013-07-25

上傳用戶：cuibaigao

EDA課程設(shè)計(jì)報(bào)告(交通信號(hào)控制器的VHDL的設(shè)計(jì))

EDA課程設(shè)計(jì)報(bào)告(交通信號(hào)控制器的VHDL的設(shè)計(jì))，vhdl語(yǔ)言！！1

標(biāo)簽： VHDL EDA 報(bào)告 交通信號(hào)

上傳時(shí)間： 2013-06-23

上傳用戶：壞壞的華仔

基于FPGA的指紋識(shí)別模塊設(shè)計(jì)

隨著 EDA 技術(shù)及微電子技術(shù)的飛速發(fā)展，現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，簡(jiǎn)稱 FPGA)的性能有了大幅度的提高，F(xiàn)PGA的設(shè)計(jì)水平也達(dá)到了一個(gè)新的高度。基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)為現(xiàn)代電子產(chǎn)品設(shè)計(jì)帶來(lái)了更大的靈活性，以Nios Ⅱ軟核處理器為核心的SOPC(System on Programmable Chip)系統(tǒng)便是把嵌入式系統(tǒng)應(yīng)用在FPGA上的典型例子，本文設(shè)計(jì)的指紋識(shí)別模塊就是基于FPGA的Nios Ⅱ處理器為核心的SOPC設(shè)計(jì)。通過(guò)IP核技術(shù)和靈活的軟硬件編程，實(shí)現(xiàn)Nios Ⅱ?qū)PGA外圍器件的控制，并對(duì)指紋處理算法進(jìn)行了改進(jìn)，研究了指紋識(shí)別算法到Nios Ⅱ系統(tǒng)的移植。 本文首先闡述了指紋識(shí)別模塊的SOPC設(shè)計(jì)方案，然后是對(duì)模塊的詳細(xì)設(shè)計(jì)。在硬件方面，完成了指紋識(shí)別模塊的 FPGA 硬件設(shè)計(jì)，包括 FPGA 內(nèi)部的Nios Ⅱ系統(tǒng)硬件設(shè)計(jì)和 FPGA 外圍電路設(shè)計(jì)。前者利用 SOPC Builder將Nios Ⅱ處理器、指紋讀取接口 UART、鍵盤與LCD顯示接口、FLASH接口、SDRAM控制器構(gòu)建成NiosⅡ硬件系統(tǒng)，后者是電源和時(shí)鐘電路、SDRAM存儲(chǔ)器電路、FLASH存儲(chǔ)器電路、LCD顯示電路、指紋傳感器電路、FPGA 配置電路這些純實(shí)物硬件設(shè)計(jì)，給出了設(shè)計(jì)方法和電路連接圖。 在軟件方面，包括下面兩個(gè)內(nèi)容： 完成 FPGA 外圍器件程序設(shè)計(jì)，實(shí)現(xiàn)對(duì)外圍器件的操作。 深入的研究了指紋識(shí)別算法。對(duì)指紋圖像識(shí)別算法中的指紋圖像濾波和匹配算法進(jìn)行了分析，提出了指紋圖像增強(qiáng)改進(jìn)算法和匹配改進(jìn)算法，通過(guò)試驗(yàn)，改進(jìn)后的指紋圖像濾波算法取得了較好的指紋圖像增強(qiáng)效果。改進(jìn)后的匹配算法速度較快，誤識(shí)率較低。最后研究了指紋識(shí)別算法如何在FPGA中的Nios Ⅱ系統(tǒng)的實(shí)現(xiàn)。

標(biāo)簽： FPGA 指紋識(shí)別 模塊設(shè)計(jì)

上傳時(shí)間： 2013-06-12

上傳用戶：yx007699

基于FPGA的調(diào)制解調(diào)器

當(dāng)今電子系統(tǒng)的設(shè)計(jì)是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計(jì)，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計(jì)是以知識(shí)產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語(yǔ)言為主要設(shè)計(jì)手段，借助以計(jì)算機(jī)為平臺(tái)的EDA工具進(jìn)行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計(jì)軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進(jìn)行SOPC(System On a Programmable Chip)設(shè)計(jì)流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實(shí)現(xiàn)方案，模塊化的設(shè)計(jì)方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過(guò)程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫(kù)中的圖形模塊(Block)進(jìn)行系統(tǒng)建模，在Simulink中仿真通過(guò)后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語(yǔ)言VHDL文件，從而避免了VHDL語(yǔ)言手動(dòng)編寫系統(tǒng)的煩瑣過(guò)程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進(jìn)一步提高了開發(fā)效率。 在進(jìn)行編譯、仿真調(diào)試成功后，經(jīng)過(guò)QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實(shí)現(xiàn)方案。

標(biāo)簽： FPGA 調(diào)制解調(diào)器

上傳時(shí)間： 2013-05-28

上傳用戶：koulian

中興通訊康訊EDA工具手冊(cè)

Cadence 軟件是我們公司統(tǒng)一使用的原理圖設(shè)計(jì)、PCB 設(shè)計(jì)、高速仿真、自動(dòng)布線的EDA 工具。本篇 Cadence 使用手冊(cè)是一本基于Allegro SPB V15.2 版本的Cadence 軟件的基礎(chǔ)使用手冊(cè)，包括原理圖設(shè)計(jì)、 PCB 設(shè)計(jì)、高速仿真、約束管理器、自動(dòng)布線五個(gè)方面的內(nèi)容，是一個(gè)入門級(jí)的教材。通過(guò)這本手冊(cè)旨在 讓新進(jìn)員工能掌握Cadence 的基本使用方法，能獨(dú)立進(jìn)行原理圖及PCB 的設(shè)計(jì)，了解自動(dòng)布線、約束管理 器的使用，熟悉高速仿真的過(guò)程，并對(duì)公司的EDA 流程有全面的了解。

標(biāo)簽： EDA 中興通訊

上傳時(shí)間： 2013-04-24

上傳用戶：天天天天

SOPC Builder 　0

SoPC Builder在一個(gè)工具中實(shí)現(xiàn)了嵌入式系統(tǒng)各個(gè)方面的開發(fā)，包括軟件的設(shè)計(jì)和驗(yàn)證，為充分利用SoPC技術(shù)提高電子系統(tǒng)的性能和降低成本提供了強(qiáng)有力的支持。

標(biāo)簽： Builder SOPC

上傳時(shí)間： 2013-06-02

上傳用戶：yezhihao

EDA工具手冊(cè)

EDA工具手冊(cè) 非常實(shí)用的工具書，值得學(xué)哦

標(biāo)簽： EDA

上傳時(shí)間： 2013-06-27

上傳用戶：a6697238

數(shù)字電路EDA 入門：VHDL 程序?qū)嵗?/a>

標(biāo)簽： nbsp VHDL EDA 數(shù)字電路

上傳時(shí)間： 2013-06-06

上傳用戶：zmy123