介紹一款基于SOPC的TFT-LCD觸控屏控制器IP核的設(shè)計與實現(xiàn)。采用Verilog HDL作控制器的模塊設(shè)計，并用ModelSim仿真測試，驗證其正確性；利用嵌入式SOPC開發(fā)工具，在開發(fā)板上完成觸控屏顯示驅(qū)動及其控制模塊的系統(tǒng)設(shè)計，給出系統(tǒng)硬、軟件設(shè)計，實現(xiàn)TFT-LCD觸控屏彩條顯示。這款觸控屏控制器IP核具備較強的通用性和兼容性，具有一定的使用范圍和應(yīng)用價值。
上傳時間： 2013-12-24
上傳用戶：sdq_123
介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設(shè)計和實現(xiàn)。通過將設(shè)計好的UART IP核集成到SoPC系統(tǒng)中加以驗證，證明了所設(shè)計的UART IP核可以正常工作。該設(shè)計方案為其他基于SoPC系統(tǒng)IP核的開發(fā)提供了一定的參考。
上傳時間： 2013-11-12
上傳用戶：894448095
The NXP LPC314x combine a 270 MHz ARM926EJ-S CPU core, High-speed USB 2.0OTG, 192 KB SRAM, NAND flash controller, flexible external bus interface, three channel10-bit A/D, and a myriad of serial and parallel interfaces in a single chip targeted atconsumer, industrial, medical, and communication markets. To optimize system powerconsumption, the LPC314x have multiple power domains and a very flexible ClockGeneration Unit (CGU) that provides dynamic clock gating and scaling.
上傳時間： 2013-10-11
上傳用戶：yuchunhai1990
The LPC1850/30/20/10 are ARM Cortex-M3 based microcontrollers for embeddedapplications. The ARM Cortex-M3 is a next generation core that offers systemenhancements such as low power consumption, enhanced debug features, and a highlevel of support block integration.The LPC1850/30/20/10 operate at CPU frequencies of up to 150 MHz. The ARMCortex-M3 CPU incorporates a 3-stage pipeline and uses a Harvard architecture withseparate local instruction and data buses as well as a third bus for peripherals. The ARMCortex-M3 CPU also includes an internal prefetch unit that supports speculativebranching.The LPC1850/30/20/10 include up to 200 kB of on-chip SRAM data memory, a quad SPIFlash Interface (SPIFI), a State Configuration Timer (SCT) subsystem, two High-speedUSB controllers, Ethernet, LCD, an external memory controller, and multiple digital andanalog peripherals.
標(biāo)簽： Cortex-M 1850 LPC 內(nèi)核微控制器
上傳時間： 2014-12-31
上傳用戶：zhuoying119
The NXP LPC315x combine an 180 MHz ARM926EJ-S CPU core, High-speed USB 2.0OTG, 192 KB SRAM, NAND flash controller, flexible external bus interface, an integratedaudio codec, Li-ion charger, Real-Time Clock (RTC), and a myriad of serial and parallelinterfaces in a single chip targeted at consumer, industrial, medical, and communicationmarkets. To optimize system power consumption, the LPC315x have multiple powerdomains and a very flexible Clock Generation Unit (CGU) that provides dynamic clockgating and scaling.The LPC315x is implemented as multi-chip module with two side-by-side dies, one fordigital fuctions and one for analog functions, which include a Power Supply Unit (PSU),audio codec, RTC, and Li-ion battery charger.
上傳時間： 2014-01-17
上傳用戶：Altman
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有兩個文件對我們比較有用，假設(shè)生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應(yīng)的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。
上傳時間： 2013-10-20
上傳用戶：lingfei
定制簡單LED的IP核的設(shè)計源代碼
上傳時間： 2013-10-19
上傳用戶：gyq
這一節(jié)的目的是使用XPS為ARM PS 處理系統(tǒng) 添加額外的IP。從IP Catalog 標(biāo)簽添加GPIO，并與ZedBoard板子上的8個LED燈相連。當(dāng)系統(tǒng)建立完后，產(chǎn)生bitstream，并對外設(shè)進行測試。本資料為源代碼，原文設(shè)計過程詳見：【 玩轉(zhuǎn)賽靈思Zedboard開發(fā)板（4）：如何使用自帶外設(shè)IP讓ARM PS訪問FPGA？】 硬件平臺：Digilent ZedBoard 開發(fā)環(huán)境：Windows XP 32 bit 軟件： XPS 14.2 +SDK 14.2
標(biāo)簽： ZedBoard FPGA ARM 訪問
上傳時間： 2013-11-06
上傳用戶：yuchunhai1990
對于利用LabVIEW FPGA實現(xiàn)RIO目標(biāo)平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴展的代碼模塊?；谝呀?jīng)驗證的設(shè)計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應(yīng)用中得到更好的復(fù)用，也可以使在不同開發(fā)人員和內(nèi)部組織之間進行共享和交換的代碼更好服用
標(biāo)簽： LabVIEW FPGA IP核 模塊設(shè)計
上傳時間： 2013-10-14
上傳用戶：xiaodu1124
QuartusII中利用免費IP核的設(shè)計 作者：雷達室 以設(shè)計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點擊Next；
上傳時間： 2013-10-18
上傳用戶：909000580
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<dl id="esasq"></dl>