一個基于LPC935的步進電機細分驅動程序，帶16-256細分表
上傳時間： 2013-08-03
上傳用戶：www123lll
蓄電池組作為一種清潔、綠色能源得到了越來越廣泛的應用，性能價格比及容量不斷提高的新型動力蓄電池如鋰電池、鎳鎘電池、鎳氫電池等在電動汽車、電動自行車、磁懸浮列車和艦船的驅動和電源系統中將有廣闊的應用前景。如何進一步提高蓄電池組的使用壽命、充放電能力及可靠性，并滿足系統的要求，是當前該領域國內外專家、工程技術人員所矚目和亟待解決的問題。本文的研究工作正是旨在建立一套智能蓄電池組管理系統（BMS）的軟硬件平臺，研究如何對蓄電池組進行監測、管理，提高運行可靠性；提高其使用壽命、消除外界不利影響;研究合理的充放電算法，并在此基礎上開發研制出能投入實際使用的產品樣機。 論文闡述了鎳氫電池的工作原理、充放電理論和算法，蓄電池組的發展與動向；建立了基于大電流充放電理論基礎的智能蓄電池組硬件平臺，并開發了相應的軟件。整個管理系統采用數字信號處理器TMS320LF2407A作為主控CPU，結合大容量復雜可編程邏輯器件M4A3—256/160構成電量采集系統，采用智能功率模塊IPM進行充放電控制，配合液晶顯示和鍵盤控制的人機交互界面，串行E2PROM數據存儲、時鐘芯片進行計時，預留CAN通訊接口。該系統有較強的功能，使用方便、可靠，適合于作為研究蓄電池組充放電理論和算法以及其它措施的平臺并作為產品化的試驗基礎。論文研制的樣機可應用于電動汽車或磁浮列車用動力電池組的監測、管理。
上傳時間： 2013-04-24
上傳用戶：Miyuki
本文針對我國當今大型倉庫、大型糧庫的監測與控制現狀，進行研究開發，采用較為實用和先進的單片微型機控制系統，運用溫度傳感器和濕度傳感器對溫度、濕度的敏感性設計了一種基于多級通訊總線的糧庫溫、濕度自動監測系統，主要包括通訊控制總站以及下位機的設計。操作人員可以通過向通訊控制總站發送命令，提取下位機溫、濕度數據，下位機實現溫、濕度檢測；同時可以查看歷史檢測數據，進行糧情分析和糧庫管理等一系列操作。 溫濕度的測量和控制系統通常被認為是一項較為簡單的控制技術，但是由于濕敏元件的穩定性差，壽命短等問題，實際應用系統中能正常運行的不多，除非建立有嚴格的管理制度，而且管理人員的綜合素質要達到一定的要求。所以，本文重點分析了濕敏傳感測量的機制，選型和技術措施。在研究了多種濕度傳感器性能的基礎上選用了合適的濕度傳感器，這是本設計的一個重點。本設計還有一個重點，用CPLD設計了一個模擬開關和顯示部分。 本設計研制的上位機采用PC機，通過RS-232接口與轉換器相連，轉換器通過RS-485總線連接下位機，實現監控室與現場的數據通信。每臺下位機位于各糧倉內，需要監測256路的溫、濕度信號，為了能實現共256路溫濕度的數據采集工作，本設計中用CPLD設計了一個模擬開關，每次只采集一路數據送入到單片機中去；另外，本設計的顯示部分也獨特的選用了CPLD來實現。正常情況下上位機每4小時向下位機發布一次檢測信號(同時在任何時刻也可監控某個糧倉的溫濕度情況)，下位機利用PICl6F877單片機來實現糧倉中128路溫度和128路濕度的測控。 該糧倉溫、濕度測控系統實用性強，成本低，數據傳輸效率高，可靠性好。它不儀可以應用于糧庫的監控管理，而且也可推廣到其他監控領域，因此具有廣泛的應用前景。
上傳時間： 2013-05-23
上傳用戶：liuwei6419
7種非常有用的字模軟件，有漢字模板、256色液晶取模軟件還有各種字模
標簽： 字模軟件
上傳時間： 2013-04-24
上傳用戶：JGR2013
近年來，語音識別研究大部分集中在算法設計和改進等方面，而隨著半導體技術的高速發展，集成電路規模的不斷增大與各種研發技術水平的不斷提高，新的硬件平臺的推出，語音識別實現平臺有了更多的選擇。語音識別技術在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統結合后，逐漸向實用化、小型化方向發展。 本課題通過對現有各種語音特征參數與孤立詞語音識別模型進行研究的基礎上，重點探索基于動態時間規整算法的DTW模型在孤立詞語音識別領域的應用，并結合基于FPGA的SOPC系統，在嵌入式平臺上實現具有較好精度與速度的孤立詞語音識別系統。 本系統整體設計基于DE2開發平臺,采用基于Nios II的SOPC技術。采用這種解決方案的優點是實現了片上系統，減少了系統的物理體積和總體功耗；同時系統控制核心都在FPGA內部實現，可以極為方便地更新和升級系統，大大地提高了系統的通用性和可維護性。 此外，由于本系統需要大量的高速數據運算，在設計中作者充分利用了Cyclone II芯片的豐富的硬件乘法器，實現了語音信號的端點檢測模塊，FFT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設計模塊。為了提高系統的整體性能，作者充分利用了FPGA的高速并行的優勢，以及配套開發環境中的Avalon總線自定義硬件外設，使系統處理數字信號的能力大大提高，其性能優于傳統的微控制器和普通DSP芯片。 本論文主要包含了以下幾個方面： （1）結合ALTERA CYCLONE II芯片的特點，確定了基于FPGA語音識別系統的總體設計，在此基礎上進行了系統的軟硬件的選擇和設計。 （2）自主設計了純硬件描述語言的驅動電路設計，完成了高速語音采集的工作，并且對存儲數據芯片SRAM中的原始語音數據進行提取導入MATLAB平臺測試數據的正確性。整個程序測試的方式對系統的模塊測試起到重要的作用。 （3）完成高速定點256點的FFT模塊的設計，此模塊是系統成敗的關鍵，實現高速實時的運算。 （4）結合SOPC的特性，設計了人機友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅動接口設計完成用戶定制的系統。 （5）進行了整體系統測試，系統可以較穩定地實現實時處理的目的，具有一定的市場潛在價值。
上傳時間： 2013-05-23
上傳用戶：ABCD_ABCD
本文主要研究了認知無線電頻譜感知功能的關鍵技術以及硬件實現方法。首先，提出了認知無線電頻譜感知功能的硬件實現框圖，包括射頻前端部分和數字信號處理部分，接著簡單介紹了射頻前端電路的功能與特性，最后重點介紹了數字信號處理部分的FPGA實現與驗證過程。 數字處理部分主要實現寬帶信號的短時傅立葉分析，將中頻寬帶數字信號通過基于多相濾波器組的下變頻模塊，實現并行多通道的數字下變頻，然后對每個信道進行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號的時頻關系。整個系統主要包括：延時抽取模塊、多相濾波器模塊、32點開關式流水線FFT模塊、滑動窗緩沖區、256點流水線FFT模塊等。 本設計采用Verilog HDL硬件描述語言進行設計，基于Xilinx公司的Virtex-4XC4VSX35芯片。整個系統采用全同步設計，可穩定工作于200MHz，其分析帶寬高達65MHz，具有很高的使用價值。
上傳時間： 2013-07-09
上傳用戶：liuchee
隨著雷達、圖像、通信等領域對信號高速處理的要求，研究人員正尋求高速的數字信號處理算法，以滿足這種高速地處理數據的需要。常用的高速實時數字信號處理的器件有ASIC、可編程的數字信號處理芯片、FPGA，等等?！ ”疚难芯苛藭r域FPGA上實現高速高階FIR數字濾波器結構，并實現了高壓縮比的LFM脈沖信號的匹配濾波。文章根據FIR數字濾波器理論，分析比較實現了FIR濾波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上設計了高速高階FIR濾波器。并詳細進行了分析；設計出了一個256階的線性調頻脈沖壓縮信號的匹配濾波器設計實例，并用ModelSim軟件進行了仿真。
上傳時間： 2013-07-18
上傳用戶：yt1993410
數字識別系統源代碼 使用說明 第一步：訓練網絡。使用訓練樣本進行訓練。（此程序中也可以不訓練，因為筆者已經將訓練好的網絡參數保存起來了，讀者使用時可以直接識別） 第二步：識別。首先，打開圖像（256色）；再次，進行歸一化處理，點擊“一次性處理”；最后，點擊“R”或者使用菜單找到相應項來進行識別。識別的結果顯示在屏幕上，同時也輸出到文件result.txt中。 該系統的識別率一般情況下為90%。 此外，也可以單獨對打開的圖片一步一步進行圖像預處理工作，但要注意，每一步工作只能執行一遍，而且要按順序執行。 具體步驟為：“256色位圖轉為灰度圖”－“灰度圖二值化”－“去噪”－“傾斜校正”－“分割”－“標準化尺寸”－“緊縮重排”。 注意，待識別的圖片要與win.dat和whi.dat位于同一目錄，這兩文件保存訓練后網絡的權值參數。
上傳時間： 2013-06-25
上傳用戶：wzr0701
2000年10月2日，美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內，在信息安全中扮演重要角色。因此，對AES算法實現的研究就成為了國內外的熱點，會在信息安全領域得到廣泛的應用。用FPGA實現AES算法具有快速、靈活、開發周期短等優點。 本論文就是針對AES加、解密算法在同一片FPGA中的優化實現問題，在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上，對AES算法的加、解密系統的FPGA優化設計進行了研究。主要內容為： 1．確定了實現方案以及關鍵技術，在比較了常用的結構后，采用了適合高速并行實現AES加、解密算法的結構——內外混合的流水線結構，并給出了總體的設計框圖。由于流水線結構不適用于反饋模式，為了達到較高的運算速度，該系統使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設計分別予以詳細分析，結合算法本身和FPGA的特點，采用查表法優化處理了字節代換運算，列混合運算和密鑰擴展運算。同時，考慮到應用環境的不同，本設計支持數據分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片FPGA中實現的這個系統的優化設計； 3．利用QLJARTUSII開發工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結果，給出了各個模塊和整個設計的仿真測試結果； 4．和其他類似的設計做了橫向對比，得出結論：本設計在保證了速度的基礎上實現了資源和速度的均衡，在性能上具有較大的優勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
加密算法一直在信息安全領域起著無可替代的作用,它直接影響著國家的未來和發展.隨著密碼分析水平、芯片處理能力和計算技術的不斷進步,原有的數據加密標準(DES)算法及其變形的安全強度已經難以適應新的安全需要,其實現速度、代碼大小和跨平臺性均難以繼續滿足新的應用需求.在未來的20年內,高級加密標準(AES)將替代DES成為新的數據加密標準.高級加密標準算法是采用對稱密鑰密碼實現的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計算環境的適應性強,性能穩定,密鑰建立時間優良,密鑰靈活性強.存儲需求量低,即使在空間有限的環境使用也具備良好的性能.在分析高級加密標準算法原理的基礎上,描述了圈變換及密鑰擴展的詳細編制原理,用硬件描述語言(VHDL)描述了該算法的整體結構和算法流程.詳細論述了分組密碼的兩種運算模式(反饋模式和非反饋模式)下算法多種體系結構的實現原理,重點論述了基本體系結構、循環展開結構、內部流水線結構、外部流水線結構、混合流水線結構及資源共享結構等.最后在XILINX公司XC2S300E芯片的基礎上,采用自頂向下設計思想,論述了高級加密標準算法的FPGA設計方法,提出了具體模塊劃分方法并對各個模塊的實現進行了詳細論述.圈變換采用內部流水線結構,多個圈變換采用資源共享結構,密鑰調度與加密運算并行執行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應性.
上傳時間： 2013-06-20
上傳用戶：fairy0212
