<rt id="ekkqi"></rt>
一個(gè)全加器的systemc代碼，包括模塊的定義以及測(cè)試平臺(tái)
上傳時(shí)間： 2017-05-20
上傳用戶：
SystemC Transaction Level Modelling. 是基于SystemC之上的總線互聯(lián)協(xié)議
標(biāo)簽： SystemC Transaction Modelling Level
上傳時(shí)間： 2017-07-20
上傳用戶：王楚楚
this for using systemC with visual c++ for simulation
標(biāo)簽： simulation for systemC visual
上傳時(shí)間： 2013-12-20
上傳用戶：csgcd001
本程序用systemC仿真UART的功能，運(yùn)行環(huán)境為L(zhǎng)inux
上傳時(shí)間： 2017-08-15
上傳用戶：wweqas
IEEE Standard SystemC? Language Reference Manual 2.3.1版本
標(biāo)簽： Reference Standard Language SystemC Manual IEEE
上傳時(shí)間： 2016-08-04
上傳用戶：252642555
關(guān)于cadence中AMS數(shù)模混仿的手冊(cè)
上傳時(shí)間： 2022-04-25
上傳用戶：bluedrops
本書(shū)詳細(xì)介紹了CPLD/FPGA常用模塊與綜合應(yīng)用系統(tǒng)設(shè)計(jì)的方法與技巧。全書(shū)共分為3篇22章，第1篇為基礎(chǔ)知識(shí)篇，簡(jiǎn)要介紹了CPLD/FPGA硬件結(jié)構(gòu)知識(shí)、VHDL硬件編程語(yǔ)言、Verilog與SystemC編程、常用開(kāi)發(fā)工具；第2篇為常用模塊設(shè)計(jì)實(shí)例篇，通過(guò)14個(gè)模塊設(shè)計(jì)實(shí)例，詳細(xì)介紹了CPLD/FPGA的各種開(kāi)發(fā)技術(shù)和使用技巧，這些模塊實(shí)例幾乎涵蓋了所有的CPLD/FPGA開(kāi)發(fā)技術(shù)；第3篇為綜合系統(tǒng)設(shè)計(jì)實(shí)例篇，通過(guò)4個(gè)綜合系統(tǒng)實(shí)例，對(duì)前面的CPLD/FPGA常用模塊進(jìn)行了綜合應(yīng)用設(shè)計(jì)。
上傳時(shí)間： 2013-06-02
上傳用戶：SimonQQ
FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設(shè)計(jì)的巨大變革。隨著FPGA工藝的不斷更新與改善，越來(lái)越多的用戶與設(shè)計(jì)公司開(kāi)始使用FPGA進(jìn)行系統(tǒng)開(kāi)發(fā)，因此，PFAG的市場(chǎng)需求也越來(lái)越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來(lái)越先進(jìn)，在如此良性循環(huán)下，不久的將來(lái)，F(xiàn)PGA可以主領(lǐng)集成電路設(shè)計(jì)領(lǐng)域。正是由于FPGA有著如此巨大的發(fā)展前景與市場(chǎng)吸引力，因此，本文采用FPGA作為電路設(shè)計(jì)的首選。 @@ 隨著FPGA的開(kāi)發(fā)技術(shù)日趨簡(jiǎn)單化、軟件化，從面向硬件語(yǔ)言的VHDL、VerilogHDL設(shè)計(jì)語(yǔ)言，到現(xiàn)在面向?qū)ο蟮腟ystem Verilog、SystemC設(shè)計(jì)語(yǔ)言，硬件設(shè)計(jì)語(yǔ)言開(kāi)始向高級(jí)語(yǔ)言發(fā)展。作為一個(gè)軟件設(shè)計(jì)人員，會(huì)很容易接受面向?qū)ο蟮恼Z(yǔ)言。現(xiàn)在軟件的設(shè)計(jì)中，算法處理的瓶頸就是速度的問(wèn)題，如果采用專用的硬件電路，可以解決這個(gè)問(wèn)題，本文在第一章第二節(jié)詳細(xì)介紹了軟硬結(jié)合的開(kāi)發(fā)優(yōu)勢(shì)。另外，在第一章中還介紹了知識(shí)產(chǎn)權(quán)核心（IP Core）的發(fā)展與前景，特別是IP Core中軟核的設(shè)計(jì)與開(kāi)發(fā)，許多FGPA的開(kāi)發(fā)公司開(kāi)始爭(zhēng)奪軟核的開(kāi)發(fā)市場(chǎng)。 @@ 數(shù)字電路設(shè)計(jì)中最長(zhǎng)遇到的就是通信的問(wèn)題，而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設(shè)計(jì)中，由于需要高速的處理速度，因此其內(nèi)部都是用并行總線進(jìn)行通信，但是由于集成電路資源的問(wèn)題，不可能所有的外部設(shè)備都要用并行總線進(jìn)行通信，因此其外部通信就需要進(jìn)行串行傳輸。又因?yàn)樾枰B接的外部設(shè)備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個(gè)小型CPU的內(nèi)部構(gòu)造，以及這三個(gè)通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設(shè)計(jì)開(kāi)發(fā)中，由于集成電路本身的特殊性，其開(kāi)發(fā)流程也相對(duì)的復(fù)雜。本文由于篇幅的問(wèn)題，只對(duì)總的開(kāi)發(fā)流程作了簡(jiǎn)要的介紹，并且將其中最復(fù)雜但是又很重要的靜態(tài)時(shí)序分析進(jìn)行了詳細(xì)的論述。在通信協(xié)議的開(kāi)發(fā)中，需要注意接口的設(shè)計(jì)、時(shí)序的分析、驗(yàn)證環(huán)境的搭建等，因此，本文以SPI數(shù)據(jù)通信協(xié)議的設(shè)計(jì)作為一個(gè)開(kāi)發(fā)范例，從協(xié)議功能的研究到最后的驗(yàn)證測(cè)試，將FPGA 的開(kāi)發(fā)流程與關(guān)鍵技術(shù)等以實(shí)例的方式進(jìn)行了詳細(xì)的論述。在SPI通信協(xié)議的開(kāi)發(fā)中，不僅對(duì)協(xié)議進(jìn)行了詳細(xì)的功能分析，而且對(duì)架構(gòu)中的每個(gè)模塊的設(shè)計(jì)都進(jìn)行了詳細(xì)的論述。@@關(guān)鍵詞：FPGA；SPI；I2C；UART；靜態(tài)時(shí)序分析；驗(yàn)證環(huán)境
上傳時(shí)間： 2013-04-24
上傳用戶：vvbvvb123
Summit Design公司基于ESL設(shè)計(jì)產(chǎn)品的最新Visual Elite圖像產(chǎn)品具有Advanced SystemC建模及分析功能。該工具的最新版本包括原始SystemC構(gòu)造，允許用戶在SystemC內(nèi)建模并驗(yàn)證設(shè)計(jì)。 該工具的HDL版本可幫助門(mén)級(jí)設(shè)計(jì)師們學(xué)習(xí)用Verilog和VHDL設(shè)計(jì)。最新版本的Visual Elite可幫助硬件設(shè)計(jì)師們和C/C++編程者迅速使用SystemC語(yǔ)言創(chuàng)建系統(tǒng)。Visual Elite 允許用戶熟悉語(yǔ)言后，使用預(yù)建圖形模塊創(chuàng)建系統(tǒng)并自行創(chuàng)建文本模塊。 該工具的瀏覽器
上傳時(shí)間： 2013-04-24
上傳用戶：東大小布
辨別電源ICAMS1117是否原裝的一個(gè)標(biāo)準(zhǔn)，正品LOGO唯一AMS公司指定
上傳時(shí)間： 2013-07-30
上傳用戶：498732662
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<rt id="uasee"></rt>
<acronym id="uasee"></acronym>