隨著空間科學任務的增加,需要處理的空間科學數(shù)據量激增,要求建立一個高速的空間數(shù)據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數(shù)據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數(shù)據進行數(shù)據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續(xù)設計硬件電路,設計出的實際電路實現(xiàn)了將來自兩個不同速率的信源數(shù)據(1394總線數(shù)據和1553B總線數(shù)據)復接成一路符合CCSDS協(xié)議的位流業(yè)務數(shù)據.在實驗調試中對FPGA的輸出數(shù)據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片F(xiàn)PGA設計高速復接器,大幅度提高了數(shù)據的復接速率,可應用于未來的星載高速數(shù)據系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據復接任務.
標簽：
FPGA
星載
復接器
上傳時間：
2013-07-17
上傳用戶：wfl_yy
