從SRAM中讀取數據并顯示的VHDL源程序，了解串口通信的基本原理，了解VGA現實圖像的方法和原理。
上傳時間： 2017-08-04
上傳用戶：ljmwh2000
彩條信號顯示的VHDL源程序，了解VGA現實原理，理解各個VGA控制信號的作用。
上傳時間： 2014-12-06
上傳用戶：waizhang
Omap2420適合基于Linux、Windows和Symbian操作系統(OS)的高端手機應用。它是Omap 2系列產品中的第一款，而Omap2系列最終將會轉向“調制解調和應用處理器”的混合領域?；蛟S這款芯片最吸引人的地方就是多處理器內核，它包含了330MHz的ARM 11 RISC、220 MHz的TI C55 DSP、內含ARM7的成像和視頻處理器，以及支持166 MHz移動DDR SDRAM的Imagination Technologies公司3-D圖形處理器。該芯片還集成了顯示和相機控制器、SDRAM和閃存控制器，并附加了60多個外圍控制器。Omap 2420能夠為高端多媒體應用提供強大支持，這些應用包括30fps通用中間格式(CIF)的視頻會議、30fps的VGA編解碼、VGA和TV顯示，以及300萬像素以上的相機。使用該芯片的手機設計已經進行了一段時間，估計馬上就會投放市場
標簽： Omap Windows Symbian Linux
上傳時間： 2017-08-06
上傳用戶：agent
Here an embedded System-on-Chip is build, in an Xilinx Spartan-3 FPGA with Microblaze as the processor.A PLB core System is made with the VGA IP core attached to it. The software written for the MicroBlaze processor specifies the object, the color and the movement of the display. The functionality of the module is verified by implementation on Spartan 3.
標簽： System-on-Chip Microblaze embedded Spartan
上傳時間： 2013-12-20
上傳用戶：上善若水
LCD液晶顯示的驅動，可以方便的將VGA轉LVDS
標簽： DS90UR241QVS文檔
上傳時間： 2015-04-22
上傳用戶：chenxixi0328
介紹了 FPGA 的相關基礎知識，然后分別通過 7 個在實際工程應用中的案例詳細 介紹了通過 FPGA 實現 I 2C 協議要求的接口、 UART 控制器、USB 接口控制器、數字視頻信號處 理器、VGA/LCD 顯示控制器、CAN 總線控制器、以太網控制器的方法。
標簽： FPGA
上傳時間： 2015-05-06
上傳用戶：lipeng
關于彩條發生器所用的VGA接口的相關資料
標簽： VGA
上傳時間： 2015-05-23
上傳用戶：q152303938
第一章、ALTERA QUATUSII 5.0 使用介紹...................................... 3 1. 概述.................................................................. 3 2. QUATUSII 設計過程..................................................... 5 2.1. 建立工程.......................................................... 5 2.2. 建立設計.......................................................... 6 2.2.1 使用QUATUSII BLOCK EDITOR 建立原理圖文件.............................. 7 2.2、2 使用 QUARTUS II TEXT EDITOR .......................................... 8 2.2.3 使用 VERILOG HDL、VHDL 與 AHDL ...................................... 9 3. 編譯綜合設計.......................................................... 9 4. 仿真工程............................................................. 11 5. 分配設備與管腳....................................................... 12 6. 程序下載............................................................. 15 7. 調試與軟件邏輯分析儀的使用........................................... 16 7.1. 設置和運行 SIGNALTAP II 邏輯分析器................................. 17 7.2. 設置觸發器： ..................................................... 18 第二章 FPGA 試驗平臺介紹................................................. 19 1 簡介................................................................... 19 2 主要的器件和特性....................................................... 19 3 LED，撥碼開關和按鍵................................................... 21 3.1 十二個發光二極管（LED）七段數碼顯示器.............................. 21 3.2 四位撥碼開關和兩個功能按鍵......................................... 24 4 RS-232 串口............................................................ 24 5 PS/2 鼠標、鍵盤接口.................................................... 26 6 VGA 接口.............................................................. 26 7 USB1.1 接口........................................................... 26 8 LCD 接口.............................................................. 27 9 高速，異步SRAM ....................................................... 27 10 高速，同步SDRAM ...................................................... 33 11 大容量，快速FLASH .................................................... 35 12 USB2.0 芯片接口....................................................... 38 13 編程和調試接口....................................................... 39 14 時鐘源............................................................... 39 15 電源方案............................................................. 41 16 復位電路............................................................. 42 17 擴展板接口........................................................... 42 第三章 數字電路與數字系統試驗........................................... 45 第一部分 基礎試驗....................................................... 45 實驗一 3/8 譯碼器....................................................... 45 實驗二 分頻器........................................................... 47 實驗三 BCD 七段顯示譯碼器實驗............................................ 47 實驗四 模擬74LS160 計數器實驗........................................... 50 實驗五 交通燈控制器..................................................... 51 實驗六 乒乓球游戲機..................................................... 52 試驗七 掃描數碼顯示器................................................... 54 試驗八 頻率計........................................................... 56 第二部分 接口控制器試驗................................................. 58 試驗九 RS-232 串口控制器................................................. 58 試驗十 LCD 顯示試驗...................................................... 60 試驗十一 VGA 控制輸出試驗............................................... 64 試驗十二 PS/2 鍵盤控制器試驗............................................ 66 試驗十三 接口互連試驗................................................... 69
標簽： FPGA
上傳時間： 2015-10-08
上傳用戶：shzweh1234
PS2 VGAde FPGA實驗，如何利用FPGA技術實現VGA圖拍你的先死后
上傳時間： 2016-06-13
上傳用戶：zouxue
FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實驗 Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 實驗簡介在前面的實驗中我們練習了 SD 卡讀寫，VGA 視頻顯示等例程，本實驗將 SD 卡里的 BMP 圖片讀出，寫入到外部存儲器，再通過 VGA、LCD 等顯示。本實驗如果通過液晶屏顯示，需要有液晶屏模塊。2 實驗原理在前面的實驗中我們在 VGA、LCD 上顯示的是彩條，是 FPGA 內部產生的數據，本實驗將彩條替換為 SD 內的 BMP 圖片數據，但是 SD 卡讀取速度遠遠不能滿足顯示速度的要求，只能先寫入外部高速 RAM，再讀出后給視頻時序模塊顯示module top( input clk, input rst_n, input key1, output [5:0] seg_sel, output [7:0] seg_data, output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sd_ncs, //SD card chip select (SPI mode) output sd_dclk, //SD card clock output sd_mosi, //SD card controller data output input sd_miso, //SD card controller data input output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24
標簽： fpga
上傳時間： 2021-10-27
上傳用戶：
