VeriLog HDL 編寫的PWM，是初學CPLD者入門Z資源，epm7128stc100-10
標簽： VeriLog HDL PWM 編寫
上傳時間： 2015-09-05
上傳用戶：gdgzhym
用VeriLog語言實現信號發生器，包括AM，FM,PM，ASK,PSK,FSK調制。
標簽： VeriLog 語言 信號發生器
上傳時間： 2013-12-09
上傳用戶：獨孤求源
intel 8088 架構的VeriLog代碼，可以綜合下載，在fpga上實現8088調試。
標簽： VeriLog intel 8088 架構
上傳時間： 2014-01-23
上傳用戶：luke5347
arm7timi架構的VeriLog代碼，可以仿真，通過學習，可以掌握arm7內部架構。
標簽： arm7timi VeriLog 架構 代碼
上傳時間： 2015-09-08
上傳用戶：362279997
ddr2 controller, VeriLog source code from xilinx
標簽： controller VeriLog source xilinx
上傳時間： 2014-09-11
上傳用戶：lanjisu111
VeriLog HDL硬件描述語言 01簡介.PDF 02HDL指南.PDF 03語言要素.PDF 04表達式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數據流模型化.PDF 08行為建模.PDF 09結構建模.PDF 10其它論題.PDF 11驗證.PDF 12建模實例.PDF 13語法參考.PDF
標簽： HDL VeriLog 模型
上傳時間： 2013-12-28
上傳用戶：Andy123456
這是用VeriLog語言編寫AV型LCD屏的驅動程序CPLD上運行并調試成功的。可用作數字到模擬LCD轉換
標簽： LCD VeriLog CPLD 語言
上傳時間： 2014-01-05
上傳用戶：徐孺
4-7segment led display VeriLog code. Implemented at Stratix EP1S25 DSP development board.
標簽： Implemented development segment display
上傳時間： 2014-01-12
上傳用戶：水中浮云
基于VeriLog語言的數據選擇器，包括數據選擇器的測試模塊
標簽： VeriLog 語言 數據選擇器
上傳時間： 2015-09-12
上傳用戶：黑漆漆
一個關于MEMORY設計的原代碼,使用VeriLog編寫的 希望對大家有些幫助
標簽： VeriLog MEMORY 代碼 編寫
上傳時間： 2013-12-24
上傳用戶：change0329
蟲蟲下載站版權所有 京ICP備2021023401號-1
